"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fpga 프로젝트 ALU VHDL 7segment VHDL 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 221-240 / 529건

VHDL을 이용한 MU0 구현 (논문양식)

가지 레지스터로 구성되어 있으며 증가기능 더하기 빼기등의 간단한 기능이 있다.우리는 이 MU0의 동작 방법을 이해하고 VHDL 코드로 작성하여 시뮬레이션을 통하여 작동을 확인 하 ... 이 들어가고 출력으로는 State와 PC, IR, ACC Register의 연산결과 값들이 나오게 된다.조금더 자세한 내부를 보면 위의 그림과 같다. VHDL코드로 구현하기 위하 ... 2010년 11월 VHDL MU0 설계최종보고서MU0최 전자공학과( )요 약MU0 의 기본적인 동작 원리를 이해하고 VHDL로 코딩하여 시뮬레이션하여 결과를 확인

리포트 | 10페이지 | 3,500원 | 등록일 2010.12.27

다운로드 장바구니
논리회로설계실험 기본게이트설계 예비보고서

모델링 방식으로 작성해 본다. 이후 테스트 벤치 코드를 작성하여 시뮬레이션을 해보아 AND, OR 게이트의 작동에 대하여 알아본다. 이를 통하여 Xilinx 프로그램 기본적인 ... 인지에 대한 기능을 기술하는 VHDL의 표현 방법이다. 동작적 모델링의 특징으로는 문서화 편의성이 우수하며, 입력상태에 대한 출력 결과만을 고려한 기술 방법이다. 또한 시스템 ... (Dataflow Modeling)동작적 모델링 보다 한단계 낮은 레벨의 VHDL의 표현 방법으로 데이터 흐름을 나타내듯이 시스템의 기능을 나타낸다. Boolean funtion

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제04주 Lab03 Post

= 0, Input B = 0, C_in = 0Timing Simulation의 결과는 위의 사진과 같으며, 같은 test bench source code를 사용 ... 과 Output을 선언할 경우, 여러 bit를 함께 사용할 수 있으므로 더 간결하고 연산 처리 속도도 빠른, Debugging이 간편한 Source code를 작성할 수 있다. 벡터를 이용 ... 실습 Lab#03 Verilog HDL, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
VHDL을 이용한 가산기설계 2

다른 점은 이번 실습에서 FA와 연계할 Lookahead Carry Generator에 input으로 사용될 FA에서의 output G와 P가 존재한다. output G, P, Sum은 각각 code에서 설정해준 것처럼 연산한다. G ... VHDL을 이용한 가산기설계 2 B반 5조 2009312075 차승현 2013. 04. 10 Introduction 5주차 실습이었던 가산기 설계 실습은 저번 주 실험과 주제 ... 를 통해 나온 output 값들을 통해 Cin을 전달 또는 생성하는 역할을 담당하고 있다. Lookahead Carry Generator에서는 코드에서 볼 수 있듯이, 회로에 사용

리포트 | 19페이지 | 2,000원 | 등록일 2014.06.10 | 수정일 2022.11.07

다운로드 장바구니
논리회로설계실험 반가산기전가산기설계 결과보고서

가산기 회로를 동작적 모델링, 자료 흐름 모델링, 그리고 구조적 모델링 방식으로 코드를 작성해 본다. 또한 Schematic design을 이용하여 전가산기의 논리회로를 구성 ... 해 본다. 최종적으로 테스트 벤치 코드를 작성하여 시뮬레이션을 통해 전가산기 코드가 정상적으로 작동하는지 확인해 본다.실험 결과 전가산기 회로를 동작적 모델링, 자료 흐름 모델링 ... , 그리고 구조적 모델링 방식으로 코딩하여 시뮬레이션 해본다. 또한 전가산기를 Schematic Design으로 그려본다.소스 코드 **모든 코드에서 delay는 없다고 가정

리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
VHDL Decoder and Encoder(prelab 입니다) xilinx vhdl

하면 출력을 나타낼 수 있게 되는 것이다.- Make VHDL codeslibrary IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC

리포트 | 11페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
디지털 시스템 설계 디지털 도어락 VHDL 레포트

버튼을 이용하여 모든 기능을 초기화 시킬 수 있다.VHDL 코드(스위치 디코더)VHDL 코드(비밀번호 입력)VHDL 코드(비밀번호가 맞을 때의 동작)VHDL 코드(비밀번호 ... 수정)VHDL 코드(비밀번호가 틀릴 때의 동작)VHDL 코드(Res 에 따른 LED출력)VHDL 코드(Seg 디코더)VHDL 코드(Seg 분할 및 출력)

리포트 | 25페이지 | 3,000원 | 등록일 2014.06.06

다운로드 장바구니
결과보고서 #12 - RoV Lab3000 실습

Lab3000 실습1. 실험 목표- Rov Lab3000을 이용해 스텝모터와 적외선 센서의 사용방법을 익히고 직접 VHDL 코드를 FPGA에 이식하여 구동을 시켜본다.2. 실험 ... 결과- 실험 1. 스텝 모터 1상 여자 방식 구동(1) 소스코드library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC

리포트 | 7페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
논리회로설계실습 순차회로(카운터) 결과보고서

의 소스코드를 분석해 보면 동작적 모델링 VHDL 표현방식을 사용하여 설계 하였다. 우선 존슨 카운터의 분주기를 설정하는 코드를 분석해 보겠다. 클록(CLK)이 COUNT의 숫자 ... 를 설계한다. 작성한 소스코드를 바탕으로 RoV-Lab3000을 이용하여 설계한 카운터의 실제 하드웨어 동작을 확인한다. 최종적으로 작성한 소스코드와 실제 하드웨어 동작이 일치 ... 하는지 확인하고 소스코드가 올바르게 작성되었는지 확인한다.2. 실험 결과 1Hz 8비트 존슨 카운터와 링 카운터를 설계하시오. (FPGA를 사용 1초에 LED가 한번 지나가도록 설계

리포트 | 7페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
gray code - binary code 변환

어 3개의 multiple output이 나오는 모듈을 설계한다. 3개의 Karnough map을 이용하여 최적의 logic network을 구현하고, VHDL로 coding을 하 ... 하였다.이렇게 해서 compile을 했더니 성공적으로 compile되는 것을 확인 할 수 있었다. ( 그림 첨부)VHDL code위에 설명한 것처럼 coding한 vhdl code ... Homework1< Gray code conversion >제목3-Input Binary to Gray code conversion개요3개의 binary input 이 입력이 되

리포트 | 4페이지 | 1,000원 | 등록일 2006.11.15

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제06주 Lab05 Pre

하면, 100ns마다 Input의 상태가 바뀌며, Input A, B, C의 경우의 수 8가지에 따라 Output도 8가지의 경우의 수로 1:1 대응함을 알 수 있다. 따라서 코드를 넣 ... = 1일 경우, Output Z = I[1]임을 알 수 있다. 따라서 코드를 넣고 하드웨어를 동작시키면 bus switch 3이 Low일 경우 LED 1은 bus switch 1 ... 있다. 코드를 넣고 하드웨어를 통해 확인해보면, bus switch 8이 1일 경우 LED 1, 2는 bus switch 1, 2의 상태와 동일할 것이다. 또한 bus switch

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
FPGA 기반 DSP - User Component 생성 및 구동 방법

Component 생성7-Segment User Component를 VHDL 로 생성시킴Qsys Tool을 이용하여 VHDL Component 로 변환- 생성된 User Component ... 하여 Application에 해당하는 코드를 C언어로 구현한다.앞서 생성된 HW 파트와 Application 코드를 Compile, Linking 하여 최종 Elf 파일을 생성한다.결과 확인 및 고찰

리포트 | 3페이지 | 1,500원 | 등록일 2015.05.14

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제04주 Lab03 Pre

, Input A와 Input B의 And 관계에 있다는 코드를 작성해 주었다.Add .v fileProject –> Add Source를 클릭하여 방금 생성한 .v Source File ... 1을 사용하기 때문에, 핀 설정에 대한 코드를 Datasheet에 나와있는 대로 다음과 같이 적고, Save한다.Port Name 및 핀 번호Pin Assignment ... 을 클릭한다.Behavioral SimulationBehavioral Simulation을 위한 Test Bench 코드를 작성하기 위해, Verilog HDL Module을 마우스

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
04-논리회로설계실험-예비보고서

의 코드를 받아서 N bit의 2진 코드로 해독하는 디코더와 N bit의 2진 코드를 받아 2 bit로 부호화 하는 회로를 VHDL을 이용하여 설계할 수 있다.2. 예비 이론(1 ... ) 디코더(decoder) 란?- 해독기, 엔코더의 역동작- N비트로 된 2진 코드는 서로 다른 정보2 ^{N}개를 표현할 수 있다.- 디코더는 입력선에 나타나는 n비트 2진 코드를 최대 ... 2 ^{N}가지 정보로 바꿔주는 조합논리회로이다.- 인에이블(enable) 단자가 있는 디코더와 각종 코드를 상호 변환하는 디코더도 있다.(2) 엔코더 란?- 부호화기로도 불린다.

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
논리회로설계실습-비교기-MUX-ALU-결과보고서

후 process문을 사용하여 동작적 모델링 VHDL 표현 방식으로 코드를 작성하였다. case문을 사용하여 각각의 기능 선택 비트의 경우에 따라 수행하는 연산을 출력 Y값으로 나다. ... 비트 이진수 Y를 출력하는 산술논리연산장치(ALU)의 동작을 이해하고 설계한다. 소스 코드 작성 시, 함수와 프로시저를 포함한 패키지를 사용하여 작성한다. 테스트 벤치 작성을 통해 ... ) 소스 코드ALU MainPackage(2) 테스트 벤치 코드(3) Wave Form3. 고찰(1) 조원1의 고찰주어진 산술논리연산장치(이하 ALU)를 가산기능에서는 함수를, 감산

리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
기본 게이트 설계 결과보고서

Form5) 결과 분석- 예비보고서에서 수기로 작성했던 AND 게이트 코드로 VHDL에서 작성하여 시뮬레이션을 돌려본 결과 입력을 2개로 갖는 AND 게이트의 성질을 갖는 결과 ... 벤치 코드4) Wave Form5) 결과 분석- 예비보고서에서 수기로 작성했던 OR 게이트 코드로 VHDL에서 시뮬레이션을 돌렸다. 그 결과 입력을 2개로 갖는 OR 게이트의 성질 ... - 예비보고서에서 수기로 작성했던 코드로 VHDL에서 작성하여 시뮬레이션을 돌려본 결과 F=X'+YZ의 진리표를 만족하는 결과가 나타났다. 시뮬레이션을 돌리기 전에 테스트 벤치 코드

리포트 | 8페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
논리회로실험 5주차 예비보고서

예 비 보 고 서5주차부울대수의 간소화(2)Verilog HDL code 이용분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 목적- Verilog ... HDL 에 대해 이해하고 기본적인 문법을 익힌다.- 부울대수를 Verilog HDL의 형태로 표현하는 방법을 이해한다.- Verilog HDL code로 QuartusⅡ를 이용 ... 요소들을 가지며, 디지털 하드웨어를 여러 계층 레벨에서 표현하고 검증할 수 있다.? HDL (Hardware Description Language)하드웨어 기술 언어로서 VHDL

리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
BCD to Excess-3 Code Conveter

BCD to Excess-3 Code ConveterIntroductionVHDL code를 이해하고 BCD to Excess3 code converter logic을 VHDL ... /timing simulation을 실행시킨다. 그리고 board에 download하여 실제 동작상태를 확인한다. VHDL code를 확장시켜 logic equation으로 표현 ... ource code를 입력한다.이 코드는 case문을 사용하여 출력 “bcd”의 상태를 정의해 주고 있다. 출력 ex3를 입력이 들어올 때마다의 값을 정의하여 주고 있다.s

리포트 | 15페이지 | 1,500원 | 등록일 2010.11.02

다운로드 장바구니
반가산기 & 전가산기 결과보고서

Form(4) 결과 분석- 예비보고서에서 작성했던 코드를 VHDL에서 작성하여 시뮬레이션을 돌려본 결과 진리표를 만족하는 결과가 나타났다. Schematic Design 기능을 활용 ... 분석- 예비보고서에서 작성했던 코드를 VHDL에서 작성하여 시뮬레이션을 돌려본 결과 전가산기의 진리표를 만족하는 결과가 나타났다. 구조적 모델링 기법도 활용하여 시뮬레이션을 돌렸 ... 코드동작적 모델링자료 흐름 모델링2) 테스트 벤치 코드3) Wave Form(2) Schematic Design1) Schematic 설계2) 테스트 벤치 코드3) Wave

리포트 | 9페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
실험5. Decoder & Encoder 예비보고서

: 김경수 김지승실험5. Decoder & Encoder1. 실험 목적디코딩(decoding)과 인코딩(encoding)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해한다.2 ... 이 존재하는 것이다 만약 n개의 입력이 들어오면 2의n승만큼의 출력이 존재한다. 보통 독립형의 집적 IC회로에 쓰이고 VHDL 이나 Verilog같은 하드웨어 언어 수단으로서 복잡 ... 는 기본적으로 디코더와 반대의 기능을 하는 조합 논리회로이다. input에서 10진수 혹은 8진수를 받아 output에서 2진수나 BCD와 같은 코드로 변환해준다. 2n개의 입력

리포트 | 10페이지 | 1,000원 | 등록일 2017.12.07

다운로드 장바구니

이전10개 7 8 9 10 111213 14 15 16 다음10개

파워링크

신청하기