"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fpga 프로젝트 ALU VHDL 7segment VHDL 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 261-280 / 529건

[디지털시스템][VHDL] clock-MODE-GEN 설계

Init-state를 S0, 시간 모드의 시간 증가가 S1, 날짜 모드의 초기 상태가 S3라고 하면 아래와 같이 coding하면 된다.when 0 => if((SW1 & SW2) = "01") then Next_State ... machine에 대한 이해가 필요하다. 그리고 추가로 주어진 INCREASE Generator를 설계하기 위해 이 회로의 작동에 대한 이해가 필요하다. 그리고 전체 회로를 VHDL

리포트 | 10페이지 | 2,500원 | 등록일 2014.05.07

다운로드 장바구니
Xilinx IP core의 설계 및 VHDL의 기초 설계법

\* ARABIC 8 Check Syntex다음은 4bit count를 생성하기 위한 VHDL 코드이다.library IEEE;use IEEE.STD_LOGIC_1164.ALL;use ... declaration if instantiating---- any Xilinx primitives in this code.--library UNISIM;--use UNISIM ... Xilinx IP core의 설계 및 VHDL의 기초 설계법목 차 TOC \o "1-2" \h \z \u HYPERLINK \l "_Toc184483310" 1.서론

리포트 | 29페이지 | 3,000원 | 등록일 2012.03.14 | 수정일 2017.02.24

다운로드 장바구니
디지털 회로설계 고속 동작 덧셈기 설계

구조들을 익히며(여기서는 CLA, CSA) combinational circuit의 설계 흐름을 숙지한다. 또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 coding 방법

리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11

다운로드 장바구니
서강대학교 디지털회로설계 설계2 8bit Multiplier

한다. ② 전 단계에서 만든 test vector를 포함하는 test bench code를 작성한다. ③ Test bench code는 Modelsim을 사용해 시뮬레이션 ... multiplier를 설계한다. 입출력으로 8-비트의 입력과 16-비트 출력을 가지도록 한다. ※ 주의사항 ① VHDL언어를 사용하여 설계한다. ② 각 논리 게이트는 특정 지연 시간을 갖

리포트 | 11페이지 | 2,500원 | 등록일 2013.04.12 | 수정일 2014.01.03

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

구현된 FPGA 시스템안으로 VHDL 코드 uploading 방법 소개 및 실제 구현 데모1주차 교육 일정은 ‘간단한 덧셈기 VHDL 코드 생성’ 하고 FPGA 업로딩 방법에 대하 ... 방안vhdl이란 언어를 처음 접하여서 여러 관련 도서를 이용하여 공부하느라 상당히 오랜 시간을 보냈다. 또한 우리가 선택한 알고리즘을 코드로 표현하는 것이 상당히 힘들었다. 우선 ... 였다.3) 3주차- 우리가 선택한 알고리즘에 대하여 구두테스트를 진행 하였다.- 완성한 VHDL코드를 Quartus 프로그램을 이용하여 FPGA board에 Uploading

리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
05-논리회로설계실험-예비보고서

아서 N bit의 2진 코드로 해독하는 디코더와 N bit의 2진 코드를 받아 2 bit로 부호화 하는 회로를 VHDL을 이용하여 설계할 수 있다.2. 예비 이론(1) 1비트 비교기- ... 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 8논리회로설계 실험 예비보고서 #5실험 1. 조합회로 설계1. 실험 목표2 bit의 코드를 받

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
VHDL을 이용한 digital watch 설계

우 경 제1. 실습명 : Digital Watch2. 실습 목표? 계층구조를 사용하여 디지털시계를 VHDL로 구현하고 DE2 보드동작을 확인한다.? VHDL로 설계한 코드 ... signal, port map을 선언한다. component를 해줄때에는 그 이름이 하위디자인에서의 Entity와 같아야만 한다 그렇지 않으면 오류가 발생한다.VHDL 코드는 길 ... 가 났었다 그래서 B=> not Key xxx 과 같이 코드를 바꾸었더니 컴파일이 성공하였다.6. 결론? 계층구조를 사용하여 디지털시계를 VHDL로 구현하고 DE2 보드동작을 확인하였으나있었다.

리포트 | 19페이지 | 2,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
(디지털시스템설계)VHDL RS_Latch

에 대한 VHDL 코드를 구하시오 단. 새 project를 생성하고, 작성된 코드의 synthesis 후 결과 log 파일 화면을 캡쳐 하여 보고서에 삽입하시오.3. RS ... 때 할당된 pin 번호 밑 jump cable 구성의 구성을 표시하시오.5. RS Latch 의 Emulation 결과를 보이시오.(화면 캡쳐)A. RS Latch 의 VHDL c ... instantiating---- any Xilinx primitives in this code.--library UNISIM;--use UNISIM.VComponents.all;entity

리포트 | 7페이지 | 1,000원 | 등록일 2010.12.01

다운로드 장바구니
VHDL을 이용한 IR리모컨 구현및 시뮬레이션과 데모

Code, Data Code의 정의code의 값이란 버튼을 눌렀을때 정의되는 각 버에에 대응하는 코드값을 말한다.커스텀 코드에 대한 값은 아래와 같다. 커스텀 코드가 발생할 때 0 ... )요 약IR 리모컨 송신부의 동작 원리를 이해하고 VHDL 코드를 이용하여 이를 작성한다.주어진 키트를 이용하여, FPGA에 프로그래밍하여 송신 회로를 완성한다.버튼을 눌러 수신기 ... 가 제작할 리모컨은 TC9012로써 삼성전자 TV 제품에서 사용되는 포맷 형식이다.이 포맷 형식을 이해하고 최종적인 목표는 VHDL코드로 이 포맷형식을 구현하고 키트에 프로그래밍 하

리포트 | 11페이지 | 4,000원 | 등록일 2010.12.27

다운로드 장바구니
10-논리회로설계실험-예비보고서

을 수 있게 된다.- 소프트웨어적인 방법으로는 스위치의 신호가 변하였을 때 어느 정도 딜레이 시간을 코드에 넣어서 완전히 on/off 된 경우에만 출력으로 인식을 하도록 해주 ... 는 방법이 있다.4. 출처 (Reference)- Charles H.Roth,Jr.『VHDL을 이용한 디지털 시스템 설계』 CENGAGE, 2008, ‘VHDL 모듈’- 12_순차회로

리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
VHDL을 이용한 논리 게이트 실습

VHDL 및 실습ReportQuartusⅡ를 이용한 기본 논리게이트 실습제출일2013년 3월 18일제출기한2013년 3월 18일담당교수최 종 성 교수님학과전 자 공 학 과학번 ... ) QuartusⅡ로 기본논리게이트 설계를 Schematic과 VHDL로 해보고 비교해본다.(2) 기본논리게이트의 반복설계로 QuartusⅡ를 숙달한다.3. 이론 :(1) 기본논리게이트 ... VHDL을 이용하여 회 로를 설계 또는 입력을 하는 단계이다. Schematic은 심볼을 이용하여 그리는 방식이고 VHDL은 C프로그 래밍 하듯 마냥 언어로 설계하는 방식이다.디자인

리포트 | 28페이지 | 1,000원 | 등록일 2014.05.31 | 수정일 2014.06.02

다운로드 장바구니
Post lab - BCD to Excess3 code converter !! (A+리포트 보장)

> VHDL의 설계단위 정리3. 실험 이론지식 BCD code / Excess-3 code 의 정의4. 실험 이론 지식 Mealy machine for the serial code c ... onverter5. BCD-to Excess-3 code converter on Spartan B/D1) Project 생성후 New Source Wizard 설정2) VHDL ... and 2) obtained in the class in detail.3. Analyze and comment the VHDL codes and the results(1

리포트 | 14페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
논리회로실험2014 -Adder Subtractor

Assignment 1S= (x and y) or z의 논리식을 VHDL 코드로 작성하여 simulate하는 과제이다. 먼저 x and y의 결과 값을 저장할 temp라는 내부 신호 ... 를 Architecture와 begin사이에 선언하여야 한다. 그리고 그 temp or z를 S에 assign하는 코드를 작성하여, simulate한다. 여기에서 가장 중요한 것 ... 하여 가능한 모든 경우의 수를 입력 값으로 지정하여 simulate하여, 정상작동여부를 검사한다.3. Sources & Results1) VHDL source.1.Lab

리포트 | 18페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
VHDL이용, Digital Clock(디지털 시계)및 부가기능(타이머, 알람, 세계시간등)제작

되어있ut인 스위치를 받아 시/분/초를 조절할 수 있도록 one-shot enable code를 제작해준 모습이다. 오른쪽은 시계에서 cnt가 들어가는 위에서 제시한 그림과 같은 그림 ... 하면 되게 구현하였는데, 우선 타이머라는 기능 자체가 시작점을 설정해 주어야 하기 때문에, 시/분/초 조절기능과 같이 생각하여 One-shot Enable code를 작성해주 ... enable code로 변환하여 딱 down count가 들어오는 그 순간에만 달력을 1일씩 넘겨주는 기능을 추가하였다.- PM 11:59:59에서 AM 12:00:00 로 넘어가는 순간

리포트 | 22페이지 | 5,000원 | 등록일 2014.02.14 | 수정일 2021.08.25

다운로드 장바구니
[3주차] Adder_Subtractor

1. Purpose?VHDL을 이해하고 ISE webpack을 이용하여 VHDL code를 작성하고 simulator를 이용하여 정상작동 여부를 확인한다.?Binary code ... 를 이해하고 signed binary code를 표현하는 방식을 공부한다. 또한 이를 이용하여 가산기, 감산기, 혹은 감가산기를 설계한다.?single bit 감가산기를 이해하고 이 ... code?우리가 사용하는 모든 디지털 시스템은 +A(V)와 -A(V)의 입출력 신호로 작동을 하게 되는데 이는 이진수와 같은 원리이다.?일반적으로 표현된 이진수는 양의 정수

리포트 | 16페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
VHDL로 inverter 구현시 transport delay 와 inertial delay 의 차이점

. 설계내용 Quarters 2를 이용하여 inverter를 VHDL코드로 구성하는데 이때 transport dalay와 inrertial delay를 고려하여 각각 입력신호가 1 ... ns일때의 출력 신호가 어떻게 다른지 알아보는 설계였다. 우선 인버터를 구성하기 위한 VHDL코드가 필요하고 각각의 delay를 구별해주는 단어가 필요하다. wave폼으로 변환 ... VHDL로 inverter 구현시 transport delay와 inertial delay의 차이점 1. 설계목표 VHDL로 inverter 구현할 때 1) transport

리포트 | 6페이지 | 2,000원 | 등록일 2013.02.11

다운로드 장바구니
논리회로 프로젝트 보고서

으로 VHDL 코드 작성6. 설계실행 및 평가(test bench)- Testbench를 작성하여 설계한 multiplier 검증- 시뮬레이션 결과 (Simulation 결과 캡쳐 화면 ... 는 partial product가 다르므로, 이에 해당하는 각각의 값을 계산해 놓는다(설계 code에서는 AIN(= A), AcIN(= -A), A9IN(= +2A), Ac9IN(= ... product라 한다. 설계한 code에서는 구체적으로 M0, M1에 해당한다. 여기서 3bit의 B의 부분 input이 000,111이면 partial product는 0

리포트 | 14페이지 | 3,000원 | 등록일 2012.12.23 | 수정일 2013.11.25

다운로드 장바구니
DECODER, ENCODER

▶ VHDL 코드 합성Xilinx ISE는 유저가 코딩한 VHDL이나 Verilog 또는 SCH를 Netlist로 만드는 과정을 수행하도록 지원한다. ISE는 기본적으로 XST라는 자체 ... ▶ Describe its input output signals첫번째 표시창Input(BCD code)SelectorOutput(7-segment)0 ... Selector가 00일 때 0부터 9까지를 표시하는 디코더두번째 표시창Input(BCD code)SelectorOutput(7-segment

리포트 | 13페이지 | 1,000원 | 등록일 2010.03.26

다운로드 장바구니
판매자 표지

디지털 논리회로 VHDL 코딩 과제 4bit full adder 설계

1. 실험목표이번 실험의 목표는 4bit full adder를 VHDL언어로 코딩하여 ModelSim프로그램으로 시뮬레이션하는 것이었다. (단 XOR를 사용하지 않는다.)2 ... . 실험과정 및 소스코드4bit full adder를 작성하기에 앞서 4bit fulladder의 구성요소로 사용할 1bit fulladder를 코딩하여야 했다.@1. 1bit full ... 가 들어가지 않아 예제로 접했던 코드와 동일하게 작성하였다.문제는 S의 논리식이 문제였다.S의 논리식은 X xor Y xor CIN으로 XOR를 사용하면 간단히 표현할 수 있

리포트 | 16페이지 | 2,000원 | 등록일 2014.10.13 | 수정일 2015.12.07

다운로드 장바구니
실험2 제06주 Lab04 Post Comparator

= 17 (0111)7 (0111)EQ = 13. DiscussionLab 1에서는 1-bit Subtracter를 Gate Primitive Modeling으로 Verilog code ... 을 확인할 수 있었다. Lab 3에서는 1-bit Comparator를 Behavioral Modeling으로 Verilog code를 작성하여 설계하였다. 이어서 Lab 4에서는 1 ... . Conclusion이번 실험은 그 동안 배운 VHDL의 사용법을 숙달시키고 2가지 Modeling 방법으로 코딩하는 법을 숙달시키는 실험이었다. Full adder의 응용으로 Subtracter

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니

이전10개 9 10 11 12 131415 16 17 18 다음10개

파워링크

신청하기