"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fpga 프로젝트 ALU VHDL 7segment VHDL 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 341-360 / 529건

디코더, 인코더 설계 예비보고서

도 하며, 인코더의 역동작 회로이다.- N비트로 된 2진 코드는 서로 다른 정보 2n개를 표현할 수 있다.- 디코더는 입력선에 나타나는 n비트 2진 코드를 최대 2n가지 정보로 바꿔주 ... - enable 단자가 있는 디코더와 각종 코드를 상호 변환하는 디코더도 있다.- 2×4 디코더의 논리회로(좌) 및 블록도(우)는 다음과 같다.(2) 인코더(Encoder)- 부호

리포트 | 8페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
디지털 회로 레포트

◆ VHDL code 로 나타내면 다음과 같이 표현 할 수 있다.library ieee;use ieee.std_logic_1164.all;entity segment isport

리포트 | 6페이지 | 1,000원 | 등록일 2010.11.30

다운로드 장바구니
Xilinx VHDL을 활용한 슬롯머신 설계

1. 과제의 필요성주어진 소프트웨어와 하드웨어로 가능한 창의적인 작품을 설계하는 능력과 VHDL코드 작성능력을 향상시키고 팀 프로젝트를 함으로써 역할 분담 및 자기가 할당 받

리포트 | 25페이지 | 3,000원 | 등록일 2013.06.01 | 수정일 2019.01.02

다운로드 장바구니
볼링스코어 레포트

················································· 92.3.1 VHDL 코드······················································ 92.3.2 TEST Bench 코드 ... 한 입력 값에 따른 출력을 갖는 안정한 볼링 스코어 카운팅 시스템을 디자인 해본다. 프로젝트 목표는 ‘VHDL을 이용하여 실제 볼링장에서 사용할 수 있는 볼링 스코어 계산기의 코드 ... 시간에 다룬 VHDL 프로그래밍 범위에 맞는가?둘째, 일반적인 효용성을 가진 소재인가?셋째, VHDL 프로그래밍 시 가장 효율적이며 적합한 소재인가?이 세 가지 조건을 기준으로 생각

리포트 | 18페이지 | 5,000원 | 등록일 2011.08.26

다운로드 장바구니
실험2 제10주 Lab08 Post Counter & 7Segment & Piezo

은 Prelab과 Postlab을 서로 다르게 구현하였기 때문에 각 code에서 확인할 수 있다.5. Reference Hyperlink http://club.uos.ac.kr - 제 10주차 강의교안 ... 하여 다음 결과에 적용하는 어려운 회로였다. 이번 실험에서 특히 중요했던 것을 VHDL 언어의 ‘if’ 구문과 ‘case’ 구문의 공통점/차이점과 활용방법이었다. 공통점은 기본적으로 두

리포트 | 12페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
디코더 인코더 설계

디코더 (Decoder) - 간단히 말해서 부호화된 정보를 복호화하는데 사용 - N bit 2 진 code = 2 n 개의 서로 다른 정보 - 3x8 Decoder : 입력이 3 ... 1 장 . 설계 ( 실험 ) 배경 및 목표 VHDL 을 이용한 디 코더 (Decoder) 설계 - Case 와 With ~ Select 문을 사용 - 시뮬레이션 방법 : Test ... 이용2 장 . 관련 기술 및 이론 디코더 (Decoder) - 컴퓨터 내부에서 디지털로 코드화된 데이터를 해독하여 그에 대응되는 아날로그 신호로 바꿔주는 컴퓨터 회로 - 인코더

리포트 | 26페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
디지털 설계 및 실습 기말 텀 프로젝트

디지털설계 및 실습 과목의 기말고사 텀 프로젝트로써 한 학기동안 배운 VHDL을 응용하여 조에서 설계하고자 하는 프로젝트의 목적과 맞게 프로젝트를 만들어본다. 그 중 우리 7조 ... 는 게임이라는 큰 틀 아래 다른 조들과는 차별화되는 코드설계를 통해 색다른 프로젝트를 구현하고자 노력했다.2. 프로젝트 설계가. 주제선정우리는 제일 처음 프로젝트 설계할 때 ... 였다. 하지만 코드 설계에서 랜덤으로 LED를 생성하는 것과 그에 알맞은 버튼을 눌렀을 때, 점수를 채점하는데 대해 많은 어려움을 겪어서 다른 게임을 제작하기로 했다. 우리 조

리포트 | 9페이지 | 2,000원 | 등록일 2013.09.12

다운로드 장바구니
SPARTAN-3E 보드 스위치 응용

알아보고 2 X 1 MUX와 1 X 8 DEMUX의 VHDL code 를 구현한다.MUX(Multiplexer)는 입력되는 신호들 중 선택된 하나의 입력 신호를 출력으로 나타내 ... Tableseli0i1Z*************1111000101111001111VHDL CODEentity two_mux isport( i0,i1 : in std_logic;s

리포트 | 7페이지 | 2,000원 | 등록일 2010.04.25

다운로드 장바구니
VHDL의 활용(_디지털시계의 설계)

▣ 제3절 VHDL code 분석? 한자리 10진수를 7_segment출력으로 디코딩하는 구문entity bcd2seg isport (bcd : in integer range 9 ... 디지털시스템의 설계를 위한 VHDL의 기본과 활용VHDL의 활용[ 디지털시계(digital watch)의 설계]▣ 제1절 목표,구성 및 동작? 설계의 목표? 시간(time)표시

리포트 | 12페이지 | 1,500원 | 등록일 2010.06.13 | 수정일 2017.12.22

다운로드 장바구니
논리회로실험 - 제 4장 12가지의 연산을 수행하는 ALU를 설계 결과보고서

S2 상태로 간다.(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항2)1)8BIT ALU-명령어 테이블을 기반으로 설계한다.-연산의 캐리 ... . Introduction지금까지의 실험은 하나의 산술연산이나 논리연산만 계산하는 코드를 구성했다. 이번 실험은 state를 받아서 여러 가지 산술연산과 논리연산, 시프트연산을 할 수 있는 코드 ... 각 스테이트 계산을 진행하게 된다.2)booth 곱셈기-주어진 entity 및 코드를 사용하여 booth multiplier를 설계한다.-Reset(rst) 신호를 통해 각

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
VHDL로 inverter 구현하기.(transport delay와 inertial delay 구별)

1. 설계목표VHDL로 inverter를 구현하여, transport delay와 inertial delay의 차이를 파악한다.2. 설계내용VHDL로 inverter를 구현한 뒤 ... , input 신호가 1ns일 때,1) transport delay: 1.5ns , 2) inertial delay: 1.5ns의 각각의 경우에 대한 output 알아보기3. 코드 ... 및 코드 설명* Transport delayentity inverter isport ( x : in bit;f : out bit);end inverter;architecture

리포트 | 3페이지 | 1,500원 | 등록일 2011.07.02

다운로드 장바구니
판매자 표지

VHDL로 구현한 inertial delay, Propagation delay

파형에 대한 출력을 확인한다.(b) transport delay 2ns인 inverter를 vhdl로 설계하고, 다음의 입력파형에 대한 출력을 확인한다.2) VHDL code 및 s ... imulation 결과? inertial delay code simulation 결과entity delay ISport(input :in bit; %입력, 출력 변수 지정 ... VHDL로 구현한 inertial delay, Propagation delay1)목표(a) initial delay 2ns인 inverter를 vhdl로 설계하고, 다음의 입력

리포트 | 2페이지 | 1,000원 | 등록일 2009.03.25 | 수정일 2019.04.12

다운로드 장바구니
11_1학기_논리회로설계실험 프로젝트 결과보고서

지역 도착 ··································································· 124. VHDL 코드 구현 및 해석 ... .마지막으로 빈 땅에 들어가면 아무런 이벤트가 발생하지 않고 상대편에 턴을 넘기게 된다.4. VHDL 코드 구현 및 해석가. Bluemarble.vhd1) 전체 코드 요약 ... VHDL Project 브루마블 설계9조2011. 6. 14차 례1. 서론가. 프로젝트 수행 동기 및 목표

리포트 | 52페이지 | 3,000원 | 등록일 2011.08.10

다운로드 장바구니
[A+자료] VHDL를 이용한 신호등 설계 입니다.

논리회로 설계 과제< 신호등 설계 >과 목 명담당교수소 속팀 원제 출 일1. 목적이번 설계의 목적은 VHDL을 이용해서 사거리 신호등 시스템을 구현하는 것이다. 차도는 , 두 ... - 소스 코드 작성 : 자연&정태- 코드 검토 및 수정 : 우진? 2차모임 (11.12.06)◈ 최종 확인 및 검토3. 내용? 사거리 신호등 답사? State Diagram

리포트 | 6페이지 | 3,000원 | 등록일 2012.06.17

다운로드 장바구니
4개의 입력과 1개의 출력을 가지는 회로를 여러 가지 방식으로 표현하고 이를 VHDL로 표현

Team-project과제 44개의 Input A, B, C, D를 이용하여 1개의 Output S를 출력하는 회로를 설계하여 이를 VHDL로 표현한다. 코드는 AND, OR ... . VHDL 코드 구성이 식과 진리표를 토대로 VHDL 코드를 작성하고 나중에 시뮬레이션했을 때의 파형과 진리표를 비교해서 참, 거짓을 판별한다.3. VHDL 코드 구성And, Or ... , Not Gate를 이용한 회로의 VHDL표현 And, Or, Not Gate를 이용한 회로의 표현은 무난하게 할 수 있다.3. VHDL 코드 구성(2) Nand Gate만을 이용

리포트 | 34페이지 | 7,000원 | 등록일 2010.06.24

다운로드 장바구니
FPGA VHDL up & down counter (업다운카운터)

기초 FPGA 실험 Report응용컴퓨터공학과32072198정성훈2013.06.07▶ 프로젝트 내용⇒ 0~15 사이의 숫자를 세면서 16진수와 2진수로 동시에 변환해주는 4Bit Up & Down Counter입 력SW_1 = 숫자가 1씩 증가SW_2 = 숫자가 1씩 ..

리포트 | 3페이지 | 1,000원 | 등록일 2013.06.23

다운로드 장바구니
임베디드 프로세서와 arm

) assembler, assembler 니모닉 코드 (mnemonic code)용어 정리 Instruction set CISC(Complex Instruction Set Computer ... ynthesizable core 형태 chip 은 반도체 회사 또는 SoC 제조사에서 공급 ARM core 와 주변장치를 부가 저전력 설계 기술 사용 VHDL 을 사용하는 일반적인 ... ore 를 확장한 경우 8bit JAVA byte 코드 실행ARM 현황 SMD 타입으로 제공 다기능 대량 생산 ARM 사는 개발 환경과 document 제공 삼성 , 하이닉스 등

리포트 | 19페이지 | 2,000원 | 등록일 2010.01.19

다운로드 장바구니
판매자 표지

사학연금, 사립학교교직원연금공단, IT직, 자소서, 자기소개서 , 전산직, 공기업, 연금공단

2017 상반기 사립학교교직원연금공단 IT직 채용채용분야ITNCS분류체계분류코드대분류중분류소분류세분류20-01-02-0220.정보통신01.정보기술02.정보기술개발02.응용SW ... , 구현된 코드에 대해서 무결점 코딩 준수, 변경된 코드에 대한 적절한 확인 및 검증을 하려는 의식, 최근기술 동향을 수용하려는 개방적인 태도, 솔선수범하는 태도관련자격증○ 정보관리기술 ... 과목은 VHDL(VHSIC Hardware Description Language)로 FPGA(field-programmable gate array)를 설계하는 전공수업으로 저희 팀

자기소개서 | 6페이지 | 6,000원 | 등록일 2017.04.07 | 수정일 2018.05.18

다운로드 장바구니
VHDL을 이용한 순차회로 설계

항목에서 관측하도록 하겠습니다. 6) Provide the simulation result and the code result < circular 오른쪽 > < circular 왼 ... Introduction 10주차 실습이었던 VHDL을 이용한 순차회로 설계는 3가지 쉬프트, circular shift, logicla shift, arithmetic shift

리포트 | 16페이지 | 2,000원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
Embedded System 2nd_Report LCD Control

embedded machine. The reason is that we didn’t fully verify of the verilog code we designed. We thought ... that it’s our mistake. But, this code is properly operated in modelsim simulation like above s ... Modelsim simulation, so this tool's source code was not compatible with Laboratory's xillinx version

리포트 | 60페이지 | 3,500원 | 등록일 2013.10.28

다운로드 장바구니

이전10개 13 14 15 16 171819 20 21 22 다음10개

파워링크

신청하기