"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fpga 프로젝트 ALU VHDL 7segment VHDL 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 301-320 / 528건

VHDL-Pre lab - Mux and DeMUX

signals- describe its functional behaviors- write VHDL codes- make a input/output pin assignment ... -------------------------------1. 실험 목적MUX와 DEMUX에 대한 이해와 이를 이용한 다양한 VHDL coding에 대해 알아보도록 한다. 또한 c ... 로 으로 이를 이용해 VHDL code 작성 및 Simulation을 구현해 보도록하자.3. Design a 2x1 MUX- describe its input output sign

리포트 | 13페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
Digital clock chip - SELECTOR & DIVIDER Blocks

the following library declaration if instantiating---- any Xilinx primitives in this code.--library ... . Purpose이번 실습에서는 digital clock chip 에 있어 사용되는 SELECTOR와 DIVIDER BLOCK을 VHDL로 설계한다.2. Problem statement① ... 들이 출력될 것인지 선택하게 된다. DIVIDER BLOCK은 SELECTOR BLOCK의 OUTPUT 값들을 십진수의 값으로 변환하여 출력하기 위한 BLOCK이다. 이 두 개의 코드

리포트 | 11페이지 | 1,500원 | 등록일 2011.06.06

다운로드 장바구니
실험2 제07주 Lab05 Post Mux & DMux & BCD

. DiscussionLab 1에서는 2-bit 2:1 Multiplexer를 Behavioral Modeling으로 Verilog code를 작성하여 설계하였다. Input 2개 중 ... Modeling으로 Verilog code를 작성하여 설계하였다. 이 회로는 Input 4 개중 Select bit이 00~11(2)일 때, 하나를 선택하여 출력값으로 출력시키는 회로이 ... 수 있듯이 일의 자릿수에만 +3을 하는 것을 확인 할 수 있다.4. Conclusion이번 실험은 그 동안 배운 VHDL의 사용법을 숙달시키고 Combinational

리포트 | 11페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
VHDL-Pre lab - FF and S-P conversion !! (A+리포트 보장)

VHDL codes위의 코드에서 보면 알 수 있듯이 이번에도 교안과 다르게 작성하라는 조교님의 지시가 있었다. 이번에는 복잡하게 하나하나 input 값을 지정해 주는 과정이 너무 ... ) 신호는 Q(7) 신호로 전달이 이루어진다.5-3> write VHDL codes고생 끝에 만든 소스 코드이다. 어떤식으로 소스코드를 변경할까 생각하다가, 강의시간에 배운 for 재철 ... inputs and 2 outputs-describe its functional behaviors-write VHDL codes -> refer to in the

리포트 | 19페이지 | 2,500원 | 등록일 2009.06.29

다운로드 장바구니
[논리회로실험] 실험2. VHDL을 이용한 가산기설계1

.Introduction조합회로의 특징과 기본적인 VHDL 코드작성법을 이용하여 4bit 전가산기와 전감산기를 구현해본다.Design① Describe what your circuit ... 과 목 : 논리회로설계실험과 제 명 : 실험2. VHDL을 이용한가산기설계1담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.02 ... 수도 있다.그림 SEQ 그림 \* ARABIC 1 이번 실험에 쓰이는 회로② Describe how you solve주어진 코드를 가지고 설계하는 것이어서 한

리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
VHDL을 활용한 도트매트릭스 문자 출력

Ω),Level-up QB-FPGA200EP2C-USB Starter Kit (대여)개발기간 : 2013. 10. 28(월) ~ 13. 12. 23(월)대여받은 VHDL 실습용 키트 ... 해둔 소스코드와 컴파일을 한후 실행을 한다.8*8도트 매트릭스를 사용하여 버튼 조작에 따라서 문자를 출력하는 프로젝트를 진행하였다.8*8이라서 문자 구현시 한글의 구현시 크기 및 ... 면서 원하는 곳에만 불이 들어오게 만들었다. 전력소모는 정적 방식에 비해서 훨씬 절감이 되지만, 소프트웨어적으로 제어를 하고 수정을 해야 되서 VHDL 의 지식이 부족한 사람들은 어려움

리포트 | 14페이지 | 1,000원 | 등록일 2014.05.15 | 수정일 2014.05.21

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

초-Clk_d는 0.5초 동안 “L”이다가 다시 0.5초 동안은 “H”동작을 반복-1Hz의 클럭이 발생(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정 ... hifter가 있고, 이 3개의 shift종류를 코드를 구성하고 이를 KIT에 적용시켜 본다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)Latch vs. Flip ... 가지 shift에 대한 코드를 작성하고 이 코드를 KIT에 입력시키는 일이다. 일단 KIT에 올리기 전에 코드를 알아보고 이를 작성해 보도록 하자. 세 가지 shift를 만들

리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[논리회로실험] 실험6. ALU kit

.Introduction이번 실험에서는 이보다 조금 더 심화된 내용인 VHDL로 설계한 'ALU'를 직접 Kit에 입력하고 작동을 확인해봤다. 'ALU'의 경우에는 지난번 실험에서 설계한 것 ... ' 등을 의미한다.③ 시프트연산 : 어떤 수의 자리수를 이동하는 것을 말한다. 여기서는 그대로 원상태 유지하는 것, 그리고 좌우로 이동하는 것을 의미한다.이번에는 VHDL로 설계 ... ' thenif rst = '0' thentmp_out := (others => '0') ;input_a := "00000000";input_b := "00000000";위 코드의 뜻

리포트 | 25페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
vhdl을 이용한 무인 dvd방 운영 시스템 설계

. Schematization4. VHDL coding5. Simulationwww.themegallery.comCompany LogoCreative idea무인 DVD방 운영 시스템 ... ) centerVHDL coding(1) centerwww.themegallery.comCompany LogoVHDL coding(2) managementwww.themegallery.c ... 으면 1을 다르면 0을 출력한다.www.themegallery.comCompany Logo구조도www.themegallery.comCompany LogoVHDL coding(1

리포트 | 14페이지 | 1,500원 | 등록일 2010.11.09

다운로드 장바구니
[토끼] BCD to EX-3 code converter (combinational circuit)

최종 구현 회로도 >최종적으로 최적화 시킨 회로이다.불필요한 인버터를 모두 줄이고 필요한 게이트만 위치시켰다.< VHDL BCD_EX3 code >LIBRARY IEEE; USE ... 1.TitleBCD to EX-3 code converter (combinational circuit)2.Name3.Abstract본 실습에서는 BCD 를 Excess-3 c ... 한다. 입력에 스위치를 통하여 BCD 를 인가하고 출력에 LED 를 연결하여 EX-3 code 를 확인 한다.4.Background1. specificationdecimal 5에 대한

리포트 | 7페이지 | 5,000원 | 등록일 2011.04.10 | 수정일 2020.07.16

다운로드 장바구니
VHDL-Pre lab - Counters

functional behaviors-write VHDL codes-make an input/output pin assignment-write the test bench for the ... its functional behaviors-write VHDL codes-make an input/output pin assignment- write the test bench ... behaviors-write VHDL codes-make an input/output pin assignment-write the test bench for the counter-Do a

리포트 | 9페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제03주 Lab02 Post

적으로 다음과 같은 코드를 작성한다.Pin Assignment CodeCompileCompile컴파일을 마치면, 위와 같이 Synthesize, Implement Design ... .Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.

리포트 | 9페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
[논리회로실험] 실험7. shifter

과 목 : 논리회로설계실험과 제 명 :VHDL을 이용한 순차회로설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.05 ... ..Introduction이번 실험에서는 VHDL을 이용하여 순차회로를 설계하였다. 자세히 이야기 하자면 여러 가지 shifter를 설계하였다. 이번에 설계한 shifter는 'Circular ... reset을 설계한다. 이 reset의 조건을 만족하면 모든 값이 0이 된다. 코드는 아래와 같다.if( reset = '0' ) then -- Asynchrous negative resetclk_d

리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
VHDL 디지털시계 최종보고서 시뮬레이션(소스 포함)

VHDL- 디지털 시계-Term PROJECT5조200##### ###※ 목차 ※1. 작품 선정동기 및 개발 목적/목표2. 개발내용- 소스코드- 시뮬레이션1. 작품 선정동기 및 ... 을 완벽히 소화시키기에는 짧은 시간이라고 생각했습니다. 그래서 1학기때 많이 보고 경험했던 디지털시계로 의견이 모아졌습니다.이미 한 번 쯤은 경험해 보았지만 처음으로 배운 VHDL ... 에서 간단한 칩으로만 만들었던 회로를 VHDL 방식으로 변환시켜 그것을 응용함으로써 더욱 완벽히 VHDL에 대한 것을 알아 가기 위해 선정을 하게 되었습니다.조원들의 의견을 종합

리포트 | 15페이지 | 1,500원 | 등록일 2013.01.26 | 수정일 2023.03.08

다운로드 장바구니
VHDL 플리플롭, 16진 카운터, 10진 카운터 등

값을 반전하여 전달.3. D f/f회로도 작성fucntion 결과VHDL 작성해석D f/f은 입력의 결과와 출력의 결과가 동일하다.CLK가 0일 경우 현재값을 유지하며, 1일 ... 일 때 JK f/f은 Toggle(반전)을 실행한다. 320~400ns 사이 CLK에서 Toggle이 되는 것을 확인할 수 있다.5. 16진 카운터VHDL 작성RTL ... 고 출력이 0임을 알 수있다.6. 10진 카운터VHDL 작성RTL VIEWERFunction 결과해석위의 16진 카운터와 대체로 비슷하나 sig_snt가 9일 때 다시 0의 값을 주

리포트 | 11페이지 | 2,500원 | 등록일 2015.05.30

다운로드 장바구니
PreLab> Usage of XilinxISE on Spartan-3 프리렙 스파르탄 3 보드에서 자일링스 사용법

) 실험 목적2) 실험에 필요한 기본 이론3) 실험 순서A. Project 생성후 New Source Wizard 설정B. VHDL coding 후 SAVE 및 Syntax c ... VHDL를 이용하기 위해서는 C언어처럼 coding 작업이 필요하다. 또한 coding된 source는 저장되야 한다. 새로운 source code를 작성하고 이에 Project ... Bench 수행하여 VHDL 코드 작성4. Test bench를 이용한 Simulation ResultsF. Behavioral simulation(Functional s

리포트 | 18페이지 | 2,000원 | 등록일 2009.01.02

다운로드 장바구니
[논리회로실험] 실험1. 기본 게이트 설계

IntroductionModelSim 프로그램을 통해 '논리회로' 시간에 배운 논리 게이트들의 VHDL 코드를 직접 짜보고 실제로 잘 구현되는지 확인한다.Design① Describe what ... 에서 OR연산을 의미하는 'or'를 넣으면 된다.· XOR 게이트OR 게이트와 같은 방식으로 코드를 구성한다. OR 게이트에서와 다른 점은 'or'대신에 'xor'을 사용한다는 것이 ... _andc_orc_xor*************1111110⑤ Discuss how test itTestbench를 이용하여 test하였다. 사용한 Testbench 코드는 아래와 같

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
순차회로 설계 - FSM 결과보고서

를 Schematic 기법으로 구현하였다.(6) 출력결과- 왼쪽부터 각각 S1, S2, S3의 출력값이다.- S4와 S5의 상태는 출력되지 않았는데, VHDL 코드를 살펴보았더니 switch ... -Y100000001S2S2S4S5-Y200000111S3S3S2S4-Y300011111S4S1---Y411100000S5S3---Y511111100(3) 소스 코드 - 스위치 ... tering 현상을 D flip-flop을 사용하여 문제점을 해결하였다.(4) 소스 코드 - 무어 머신- State Diagram을 case ~ when ~ end case 구문을 이용

리포트 | 7페이지 | 1,000원 | 등록일 2014.07.25

다운로드 장바구니
[토끼] 응용논리_4× 1 MUX를 4가지 구문을 이용하여 VHDL로 설계, 시뮬레이션, 합성 과제 ( IF 문, CASE 문, When~else 문, With~select

과제: 4× 1 MUX를 다음의 4가지 구문을 이용하여 VHDL로 설계 하고 시뮬레이션, 합성 하여라. ( IF 문, CASE 문, When~else 문, With~select ... 문 ) (1-1) IF 문을 이용한 4×1 MUX의 VHDL CODElibrary IEEE;use IEEE.std_logic_1164.all;entity mux41 is ... ; else Y

리포트 | 17페이지 | 3,000원 | 등록일 2013.01.14 | 수정일 2020.07.13

다운로드 장바구니
VHDL-Post lab - Mbit 가산기와비교기 !! (A+리포트 보장)

4-bit adder– describe its input output signals– describe its functional behaviors– make VHDL codes– make ... omparator– describe its input output signals– describe its functional behaviors– make VHDL codes– make a ... 하다는 뜻이다. 즉 component 구성 소자에 대한 port 를 설정해 주지 않으면, VHDL coding 자체가 무의미하게 돌아갈 우려가 있다.2> component 설정을 확실

리포트 | 10페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니

이전10개 11 12 13 14 151617 18 19 20 다음10개

파워링크

신청하기