"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fpga 프로젝트 ALU VHDL 7segment VHDL 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 201-220 / 528건

[디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계

test vector를 포함하는 test bench code를 작성한다.- Test bench code를 Quartus 또는 Modelsim 등의 시뮬레이터를 사용해 시뮬레이션을 수행 ... 에서는 VHDL 코드 상의 지연시간이 아닌 target FPGA의 지연시간으로 시뮬레이션되므로 두 덧셈기에 대해서 같은 시뮬레이터를 사용한다.)4. 설계 과정덧셈기를 구현하기 위한 수학적 이론 ... 로 확장한 것으로 보면 된다.-VHDL에 의한 설계 소스코드llibrary ieee;use ieee.std_logic_1164.all;entity cla4 isport( c0 : in

리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06

다운로드 장바구니
VHDL실습 VGA Pattern Generator

VHDL 및 실습1.서론(1) 빛의 3원색 색의 3원색과 빛의 3원색은 위의 그림과 같다. 하지만 색의 3원색이 혼합될 때와 빛의 3원색이 혼합될 때의 원리는 약간 다르다.색 ... 신호를 선언해준다.30번째 줄~56번째 줄? 3색 세로줄과 마찬가지로 코드를 짜준다.58번째 줄~71번째 줄? 내 이름의 첫 글자를 표현하기 위해 픽셀단위로 계산해 코드를 적어주 ... 었다.73번째 줄~85번째 줄? 내 이름의 두 번째 글자를 표현하기 위해 픽셀단위로 계산해 코드를 적어주었다.87번째 줄~104번째 줄? 내 이름의 마지막 글자를 표현하기 위해 픽셀

리포트 | 14페이지 | 2,000원 | 등록일 2019.04.20

다운로드 장바구니
논리회로실험 - 제 8장 VHDL의 순차 논리 회로 설계에서 Finite state machine을 설계 결과보고서

있다. 이번 주에는 저번 주에 설계했던 binary code와 gray code를 참고하여 어떤 특정한 문자열이 나왔을 때 출력을 하는 회로를 상태도와 상태표를 그려서 설계해보 ... 선택 핀으로 사용한다.(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항-유한 문자열 인식기를 설계한다.-입력 X 는 Dip 스위치로 받음1 ... 고 이를 코드로 구성해본다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)FSMFSM이란 Finite state machine의 약자로 일정한 천이 가능한 상태 내

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
서강대학교 디지털회로설계 설계1 16bit CLA

vector를 포함하는 test bench code를 작성한다. ③ Test bench code는 Modelsim을 사용해 시뮬레이션을 수행한다. ④ 출력이 두 입력의 합 ... 구조들을 익히며 조합회로의 설계 흐름을 숙지한다. 또한 VHDL을 사용해 덧셈기를 설계함으로써 VHDL의 코딩 방법을 익히고 동작 확인 과정을 통해 시뮬레이션 툴의 사용법 ... 과 출력을 가지도록 한다. ※ 제한요인 ① 효율적인 프로그래밍으로 연산속도를 최소화한다. (경제요건) ② 구현 가능한 프로그램 코드와 알고리즘을 사용한다. (실현 가능

리포트 | 13페이지 | 2,500원 | 등록일 2013.04.12 | 수정일 2014.01.03

다운로드 장바구니
논리회로실험 - 제 5장 ALU 코드를 KIT에 올리는 실험 결과보고서

다.값을 출력하는 방법 중 하나인 7 segment가 나타나는 부분이다.(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항2)-실습시간 ... 님이 아이캠퍼스에 올려주신 코드를 토대로 삼아서 실험을 진행했다. WebPack을 실행시켜서 프로젝트를 새로 생성하고 이에 따른 VHDL 모듈을 선택한다. Entity Name ... , Architecture Name을 입력한 후 아까 조교님이 주신 소스를 추가한다. 이렇게 하면 소스 코드 입력까지 완료되었다. 다음으로 VHDL 소스를 Synthesize

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[임베디드하드웨어]Xillinx및 VHDL기반의 숫자야구게임

임베디드하드웨어 시간에 했던 Xillinx툴 및 VHDL기반의 코딩언어를 이용한 숫자야구게임최종보고서 및 프로그램소스코드 및 발표자료 전부 포함입니다.

리포트 | 3,000원 | 등록일 2016.10.29 | 수정일 2016.11.01

다운로드 장바구니
VHDL 디지털 시계 digital watch

디코더지난번 실습 때 사용했던 코드를 사용하였다.(5) Digital Watch[VHDL]FND 출력이 6개인 이유:초 단위(1의 자리, 10의 자리) 2개 + 분 단위(1 ... 로 Schematic을 사용할지 VHDL을 사용할지는 설계하는 사람(리더)이 결정한다.Top Entity Schematic장점: 심볼 형태->한눈에 알아보기 쉬움즉, 전체적 구성을 알기 쉬움 ... 단점: 복잡하고 Top Disign은 쿼터스 프로그램 밖에 못 쓴다.VHDL장점: 디자인이 바뀌어도 사용 가능하다단점: 전체구조를 알아보기 힘들다.(2) Component내가 설계

리포트 | 15페이지 | 2,000원 | 등록일 2017.11.26 | 수정일 2019.06.14

다운로드 장바구니
결과보고서 #10 - 순차회로 설계 (FSM)

(FSM)1. 실험 목표순차회로의 일종인 FSM의 일종인 밀리머신과 무어머신의 개념을 이해하고 이를 이용해 실생활에서 쓰이는 자판기를 VHDL 코드를 이용하여 설계해볼 수 있다.2 ... . 실험 결과- 실험 1. 아래 상태도와 같은 자판기 알고리즘을 VHDL을 이용해 설계한다.(1) 소스코드library IEEE;use IEEE.STD_LOGIC_1164.ALL

리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
VHDL BCD to Excess-3 Code Converter(prelab) xilinx spartan3e board실험

했던 내용을 기초로 BCD to excess-3 code converter를 설계하는 것이다. 이 실험을 통하여 VHDL의 사용법을 익혀보고, Behavioral model ... Success 확률이 월등히 높은 것으로 업계에 보고되고 있다.(5) VHDL Synthesis를 위한 Modeling TechniqueVHDL ModelingVHDL을 이용하여 c ... 할 때 Synthesizable한 code로 구성되어야 한다.셋째 : 늘 작은 단위의 Entity를 생각해야 한다. 작은 Entity들로 구성된 coding일수록 Synthesis

리포트 | 28페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
최신 Google 1차 합격 cover letter 구글 자소서 커버레터

light is a binary code. New IT solutions that I propose are innate to my character.My work experiences ... tudemyself.- Created automatic system using C/C++, Verilog(VHDL) and DSP.With an Internship at Hyundai ... solutions, Documentation - Programming Language: SQL, Visual Basic, C, C++, Microprocessor, VHDL(Verilog

자기소개서 | 3페이지 | 3,000원 | 등록일 2017.09.09

다운로드 장바구니
논리회로실험 - 제 2장 가산기 및 감산기 결과 보고서

] 가/감산기 계산 결과 (2진법)이론값과 결과값이 일치한다는 것을 확인할 수 있다.(5)Provide the simulation result and the code1) 가/감산기 코드 ... 와 co를 출력하는 1bit 가산기를 설계하겠다.[그림 2] 1비트 전가산기2)(2)어떻게 이 회로를 구성할 것인가1) VHDL 코드를 구성하는 기본 설정(1)전반적인 내용-FA 4 ... 한다.VHDL이라는 디지털 회로를 설계하는데 사용되는 하드웨어 기술 언어를 통해 M에 따라서 덧셈과 뺄셈을 달리하는 가/감산기를 설계하고 출력 값을 확인하여 이론값과 비교해 본다

리포트 | 10페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[디지털시스템][VHDL} Design 4-bit Right Shift Resister 설계

이다. 이번 과제를 통해 VHDL code 작성법에 대해 정리할 수 있었다. 그리고 testbench code의 작성도 배웠다. '논리회로설계실험' 시간에 HDL을 사용 ... 하여 설계하는 과제가 있었지만 그 때는 거의 다 완성되어있는 code에 빈칸으로 되어있는 부분만 채우면 되는 것이라 어렵지 않았는데 entity를 제외한 모든 부분을 심지어 ... 이번 실습에서는 4개의 flip-flop이 연결된 '4-bit Right Shift Register'를 설계한다. 이번 설계를 위해서는 기본적인 VHDL에 대한 지식이 있

리포트 | 11페이지 | 2,000원 | 등록일 2014.05.07

다운로드 장바구니
결과보고서 #1 - 기본 게이트 설계

VHDL의 기본개념과 프로그래머블 로직의 형태를 이해하고 이를 통해 기본 게이트를 설계할 수 있다.2. 실험 결과실험 1. AND, OR, XOR을 동작적 모델링과 자료 흐름 ... 모델링으로 작성하시오.(1) AND GATE1) 진리표입 력출 력XYF*************) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치 코드4) Wave Form ... 2ns의 지연시간이 확실하게 보여졌다.(2) OR GATE1) 진리표입 력출 력XYF0000111011112) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치 코드4

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
임베디드 시스템 자판기 결과보고서

990019002900390049002번째 VHDL 자판기 코드제품 버튼 코드LED 점등 조건 코드제품 선택 조건 코드제품 선택 조건 코드2( 선택 후 상태 변화 )뒷부분 생략거스름돈 버튼 코드상태 ... (돈) 코드(s0~s9)(a0~a4)중간 생략4. VHDL 자판기 세 번째 방법 목표 및 설계(최종완성)세 번째 방법을 생각해 된 이유는 첫 번째와 두 번째 방법에서 돈의 액수를 상태 ... Embeded SystemVending MachineResult reportContents1. 기존 자판기 분석 및 종류2. VHDL 자판기 첫 번째 방법 목표 및 설계(자판기

리포트 | 18페이지 | 3,000원 | 등록일 2016.04.13

다운로드 장바구니
논리회로실험 - 제 9장 KIT의 출력방식 중 하나인 LCD display 결과보고서

할 것인가1) VHDL 코드를 구성하는 기본 설정(1)설계 사항-LCD 모듈을 이용하여 학번, 이름을 다음과 같이 출력한다(313881)(313305)LCK!LTI?-조원의 학번 ... 와의 연결을 하는 부분을 잊지 말아야한다.소스를 코드로 올리기 위해 다음과 같은 작업을 해야한다. 일단 webpack을 실행시키고 VHDL module을 생성한다. 구성한 코드 ... library declaration if instantiating---- any Xilinx primitives in this code.--library UNISIM;--use

리포트 | 22페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
VHDL을 이용한 디지털 시계 설계

실습 까지 도와주신 조교님들 수고하셨습니다. 가산점 ( LCD ) code 전체 코드보다는 segment와 다른 부분과 그에 대한 설명을 씀 entity에서는 LCD에 필요한 LCD ... 에 사용된 DIGIT은 이번 실습시간에 우리가 작성할 code와는 반대로 되어있다. 우리는 DIGIT(6 downto 1)으로 작성하였으며, pin배정을 DIGIT 6이 맨 오른쪽 ... . 6) Provide the simulation result and the code Code result < LCD > < segment > Conclusion

리포트 | 20페이지 | 3,000원 | 등록일 2014.11.04 | 수정일 2022.11.04

다운로드 장바구니
VHDL-Pre lab - Decoder and Encoder!! (A+리포트 보장)

model coding 을 할 수 있다. 논리식대로 VHDL code로 표현하면 된다.Describe its input output signals이 8x3 encoder는 8개의 입력 ... 는 상태였다. Decoder와 encoder는 서로 상반된 개념이라고 생각 하면 된다. 또한 중요한 것은 그냥 진리표를 보고 무작정으로 논리식을 VHDL code로 해서 적용하면 안된다는 김재철 ... ---------------------------1. 실험 목적2. 실험 이론지식 Decoder and Encoder3. 8x3 encoder 의 VHDL 코드 작성design

리포트 | 12페이지 | 2,000원 | 등록일 2009.06.29

다운로드 장바구니
서울시립대학교 전자전기컴퓨터설계실험2 제10주 Lab09 Pre

LCDRead from LCD to FPGA명령어VFD는 명령을 받아서 실행하기까지 Delay가 필요하므로, 다음 명령을 보내기 전에 충분히 대기하거나 이전에 전송한 제어 코드 ... FPGA Chip)Pre-Lab실험 방법[실험 1] Text LCD에 문자 표시Add Source레포트의 분량 축소 목적으로 소스코드의 이미지를 줄인다.Source Code크게 4개 ... ] Text LCD에 학번, 이름 출력[응용] Text LCD에 문자 표시의 Source Code에서 4번째 always문의 state LINE1과 LINE2의 코드만 다르게 설정해주

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
VHDL을 이용한 MU0 구현 (논문양식)

가지 레지스터로 구성되어 있으며 증가기능 더하기 빼기등의 간단한 기능이 있다.우리는 이 MU0의 동작 방법을 이해하고 VHDL 코드로 작성하여 시뮬레이션을 통하여 작동을 확인 하 ... 이 들어가고 출력으로는 State와 PC, IR, ACC Register의 연산결과 값들이 나오게 된다.조금더 자세한 내부를 보면 위의 그림과 같다. VHDL코드로 구현하기 위하 ... 2010년 11월 VHDL MU0 설계최종보고서MU0최 전자공학과( )요 약MU0 의 기본적인 동작 원리를 이해하고 VHDL로 코딩하여 시뮬레이션하여 결과를 확인

리포트 | 10페이지 | 3,500원 | 등록일 2010.12.27

다운로드 장바구니
판매자 표지

최신 ASML 합격 자소서 모음 - 5개 묶음(영문+국문)

play a leading role in terms of Illumination and communication on the basis that light is binary code. 유럽 ... Performance Team)SKILLS•C languages, Microprocessor•VHDL, Electronic Circuit Analysis & Design ... - 운전면허(2010)기 술- 마이크로소프트 엑셀 & 파워포인트, C,C++ 언어, 마이크로프로세서, VHDL(베릴로), 고급전자회로 분석 및 설계, Matlab,수 상- 장학금 2번

자기소개서 | 35페이지 | 3,500원 | 등록일 2017.09.16 | 수정일 2020.12.18

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기