"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 FPGA 게임 vhdl 실험12 멀티플렉서 자판기 설계 논리회로설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 241-260 / 4,398건

논리회로설계실험_다양한 가산기

if;end process;end rtl; 위의 동작적 모델링 방법이외에 데이터플로우형 설계도 가능하다. 이는 s ... 가산기의 내부구성이 다음 그림과 같이 표현되기 때문이다.다음으로 동작적 모델링 설계에서 process의 구성을 여러 가지 방법으로 할 수 있다. 간단히 몇 가지만 살펴보자.if(x

리포트 | 13페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니
논리회로설계실험 7-Segment 제어기 설계

1.VHDL 코드library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_arith.all

리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 6담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 151 ... . IntroductionVDHL의 순차회로 설계에서 Latch vs. Flip-Flop(FF), DFF, Synchronous reset vs. Asynchronous reset, Signal ... hifter가 있고, 이 3개의 shift종류를 코드를 구성하고 이를 KIT에 적용시켜 본다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)Latch vs. Flip

리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
아주대학교 논리회로 설계 과제 1. 7 Segment Decoder vhdl

-7 Segment decoder를 이용해 학번을 출력-설계 방식은 if, case, with ~select, when 등을 택해서 설계-Block diagram

리포트 | 11페이지 | 1,500원 | 등록일 2013.11.28

다운로드 장바구니
[논리회로] D Flipflop 쿼터스 Verilog 언어로 설계, 회로도 및 시뮬레이션(동기식/비동기식)

동기식 D flip-lop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신.비동기식 리셋 D flip-lop ... - 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신하고, Clk와 상관없이 Rst값이 0이면 무조건 output이 0 ... 으로 reset된다.동기식 리셋 D flip-flop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신.(Rst값

리포트 | 3페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
디지털 논리회로이용한 시계설계

전체회로도4.사용소자 DataSheet1. 서 론이번 설계는 한 학기 동안 수업을 통해 배웠던 기본 / 순차논리회로의 동작을 응용하여 카운터가 기본이 되는 디지털 시계를 직접 설계 ... 목 차1. 서론2. 본론A.동작이론(1) 분 주 기 설 계(2) 카 운 터 설 계(3) 시계 및 시 조정회로 설계(4) Stopwatch 설 계(5) 시간표시 디코더 설 계B ... . 회로도3. 사용소자 DataSheet1.2.(1)(2)(3)(4)(5)동작이론분주기설계카운터설계시계 및 시 조정 회로 설계Stopwatch 설계시간표시 디코더 설계3.Pspice

리포트 | 16페이지 | 2,500원 | 등록일 2008.12.02

다운로드 장바구니
디지털 논리회로 Verilog HDL 을 이용하여 RLC 주사위 게임 (RLC DICE GAME) 설계

Game을 xilinx 의 ISE프로그램을 통하여 설계해본다. 게임기의 설계 사양과 옵션 사항 들을 Verilog HDL을 이용하여 코딩해보고 결과를 Modelsim 프로그램 ... _POT_1, SEGMENT_POT_04-3) reg : 현재 누가 toss를 누를 차례인가는 turn에 저장하였고, turn 은 이번 설계에서 마치 state처럼 행동한다. 그 밖 ... 를 나타내는 Counter_1,Counter_2,Counter_3이 있다. 이들은 모두 1-6 up counter로 설계되어 있으며, Clk에 따라 계속 순환하다가 toss가 1이 되

리포트 | 25페이지 | 3,500원 | 등록일 2014.03.15

다운로드 장바구니
[컴퓨터 전공][과목 : 디지털 논리 회로 설계 및 실습][내용 : 디지털 시계]

REPORT교과목담당 교수님제출 날짜팀원전 공학 번이 름Digital Clock작품 개요주변에서 흔히 볼 수 있는 디지털 시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로 ... 하도록 한다.2. 기본적인 제작은 서로 협동을 통해 진행한다.3. 서로 도와가며 제작을 진행하나 부분 별 담당자는 다음과 같이 나눈다.이 름담당 파트회로 설계, PPT 및 보고서 작성 ... 90DM74LS90DM74LS04JK 플립플롭실제 구현한 디지털 시계 회로참고 서적최신 디지털 공학 VHDL을 이용한 FPGA 디지털 설계

리포트 | 11페이지 | 1,500원 | 등록일 2013.06.11

다운로드 장바구니
[논리회로] 아벨(ABEL)을 이용한 설계

1. 다음의 내용을 ABEL로 작성하시오* 3bit의 A,B와 1bit Sel 을 입력으로 하여 다음과 같은 연산을 수행하는 회로를 설계하고 ABEL로 코딩 하시오.(A와 B ... -Distance가 (3 or 4)이며, (Even or Odd) parity를 사용하는 Hamming code generator를 회로를 설계하고 ABEL로 코딩 하시오. (테스트 ... 벡터 작성)1. 2bit Subtractor1. 주어진 문제P22V10를 이용하여 2bit subtractor를 ABEL로 구현하라.▶ 채점 기준: (1) 정확한 회로 설계 여부

리포트 | 9페이지 | 1,500원 | 등록일 2008.10.08

다운로드 장바구니
논리회로설계실험 D-FF , 8bit Register 설계

1)D-FF 설계 library IEEE;use IEEE.std_logic_1164.all;entity dff isport( d, clk : in std_logic;sim:/tb

리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
논리회로 설계실험 shift register

Shift register 설계1. Introduction1)Flip-Flop에 대해 이해한다.2)VHDL 언어를 통해 shift register를 설계 할 수 있다.3)s ... 의 값에 따라 회로가 본격적으로 동작하게 된다.enable 이 L이면 Q는 이전 값을 유지하게 되고, H이면 mode의 값에 따라 그리고 dir의 값에 따라 shift의 종류와 s ... 는 port. clock과 동기로 작동한다.dir : shift direction을 표시해주는 port.mode: 회로 동작의 mode를 결정 해주는 port.pi: 4비트 데이터 입력

리포트 | 9페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
논리회로 설계실험 농구전광판

었다. BASKETBALL_DATA모듈을 설계하는 것은 단순히 데이터를 조작하는 것이므로 그다지 어렵지 않았다. 하지만 문제가 되는 것은 스위치를 눌렀을 때였다. 스위치를 분명히 한번 ... 을 검색한 결과 이 현상이 채터링 현상임을 알 수 있었다.?채터링전자 회로 내의 스위치나 계전기의 접점이 붙거나 떨어질 때 기계적인 진동에 의해 실제로는 매우 짧은 시간 안에 접점이 붙 ... 었다가 떨어지는 것을 반복하는 현상. 이는 회로에 나쁜 영향을 끼치므로 제거해야 한다.다시 말해서 스위치를 누르고 땔 때 스위치가 바로 떨어지는 것이 아니라 순간 적으로 여러 번

리포트 | 24페이지 | 2,000원 | 등록일 2009.07.10

다운로드 장바구니
특정 조건에 맞는 순서논리회로를 설계하고 이 설계한 회로를 VHDL로 표현하라.

Code 9.3 Simulation 10. 결론(Conclusion)개 요 (Outline)• 문제 제기 : 우리 주변에서 순서논리회로를 이용하 여 설계될 수 있는 놀이를 생각 ... 가 문을 열고 그 다음 단계로 진행해야 하나 설계한 회로는 문을 열면 처음 상태인 000으로 돌아가야 하는 한계가 있었다.결 론(Conclusion)• 이번에 설계한 순서논리회로 ... 해 보고 설계하여 보시오. • 조건 : 외부입력 1개 이상, 상태 수 5개 이상, 출력 1개 이상 • 설계한 회로를 바탕으로 이를 VHDL로 표현하시오. • 설계한 VHDL 코드

리포트 | 36페이지 | 8,000원 | 등록일 2010.06.24

다운로드 장바구니
아주대 논리회로실험 설계 8by8 multiplier 결과보고서

논리회로실험 결과보고서논리회로 실험 설계1. 설계 목적- 8비트 2진수 입력 2개를 받아들여 곱셈을 하고 16비트 2진수의 결과값을 만들어 내는 곱셈기 구현 (8bit 입력 ... 적cation- multiplication using fft- 결론우선 기본적인 곱셈 알고리즘에 대해서는 논리회로 교재에도 나와 있고 쉽게 할 수 있는 방법이고, 다음으로는 카라 ... 한 확장된 형들을 위한 다른 정의를 가졌고 잠재적인 바벨탑을 생성시킬 수 있다. 이러한 상황을 피하기 위해 IEEE 대분분 설계자들의 필요를 만족하는 9개의 값 논리 시스템과 한께

리포트 | 18페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로 설계 및 구현-프로젝트명 : 디지털 시계 제작을 통한 논리회로 설계 및 구현

논리회로 설계 및 구현프로젝트 보고서디지털 시계 제작논리회로 설계 및 구현프로젝트 보고서프로젝트명 : 디지털 시계 제작을 통한논리회로 설계와 구현과 목논리회로교수님조 원제출일 ... 완성(측면)27그림 18-1 참고회로128그림 18-2 참고회로229논리회로 디지털 시계 설계 및 구현0. 서론주변에서 흔히 볼 수 있는 디지털시계는 카운터를 이용해 설계할 수 있 ... 2010년 6월 14일목차1. 서론 12. 기능명세 11) 부품내역12) 부품 상세 분석53. 설계회로도 121) 전체회로도122) 회로 상세 분석134. 개발 일정 215. 구현

리포트 | 76페이지 | 4,000원 | 등록일 2010.09.13 | 수정일 2014.11.20

다운로드 장바구니
[A+자료] 논리회로 4비트 가감산기 설계 입니다.

할 수 있다.2. 4비트 가감산기 논리회로설계3. VHDL을 이용한 4비트 가감산기1) 소스entity fouurbit_lsi isPort ( C0 : in STD_LOGIC;A ... REPORT( 4비트 가감산기 설계 )4비트 가감산기1. 목적FA 4개를 직렬로 연결하여 4-bit 가감산기를 설계한다. 설계를 통하여 가감산기 입력에 따른 출력 특성을 이해

리포트 | 4페이지 | 3,000원 | 등록일 2012.06.17

다운로드 장바구니
판매자 표지

논리 회로 설계 및 실험 디지털 시계 기말과제

논리 회로 설계 및 실험기말 과제[Digital Watch]INDEXSession1. (Introduction)The name of this project (과제 이름)Why ... 들 활용해 나의 기량을 향상 시킬 수 있을 것이라고 생각 하였다.카운터를 이용해 설계할 수 있는 가장 기본이자 대표적인 순차논리회로의 하나이다. 기말과제의 목표에 적당한 것 같 ... 많2 로 황당하게 카운트회로를 설계 할 때 다이오드를 사용하였던 이유는 일반적으로 정류용으로 사용하기 위한 이였다. 그래서 시 부분에도 다이오드 4개를 이용하여 나름 데로 정류

리포트 | 15페이지 | 1,000원 | 등록일 2010.10.19

다운로드 장바구니
[텀프로젝트]디지털 논리회로 설계 - 2자리수 16진수 가감산기

2013.12.3 디지털회로설계 결과보고서 20080XXXXX XXX 20090XXXXX XXX 20090XXXXX XXX 20110XXXXX XXX목차 주제 설명 블록 ... 도 (Block Diagram) 프로그램 순서도 회로도 (Circuit) 기기 및 부품 리스트 (Equipment and parts list) 결론 및 향후과제 Q A주제 설명 논리 게이트

리포트 | 11페이지 | 2,000원 | 등록일 2013.12.13 | 수정일 2014.12.23

다운로드 장바구니
논리회로실험 부울대수 및 조합논리회로 설계.hwp

◆ 제목실험 3. 부울대수 및 조합논리회로 설계◆ 목적(1) 부울대수의 공리 및 정리들을 공부한다.(2) 조합논리회로 설계방법을 공부한다.◆ 이론1. 부울 대수의 기본 정의 ... 다. 즉, 부울 대수의 모든 가설과 정리를 설명하는 관계식은 항상 쌍으로 되어 있어서 어떤 관계식이 성립하면 반드시 그 이원적인 형태의 식도 성립한다.2. 조합 논리 회로 설계 ... 서 논리 게이트들은 입력으로부터 신호를 받아 디지털 시스템에 맞는 신호를 생성해서 출력으로 내보내는 역할을 한다. 따라서 이러한 역할을 하는 조합 논리 회로를 효과적으로 설계하는 과정을 살펴보면 다음과 같다.

리포트 | 3페이지 | 1,000원 | 등록일 2008.09.19

다운로드 장바구니
[논리회로실험설계] 한 자리 십진수 가산기

목차1. 설계 문제2. 세부 설계 내용3. 사용하는 기자재4. 시뮬레이션5. 회로 구현 결과6. 결과 및 고찰1. 설계 문제6조 텀 프로젝트 설계설계2: 한 자리 십진수 가산기 ... (필요부품, AND, OR, NOT, 4-bit adder 2개)조건: 8421 코드 사용, Carry-in 고려, 합이 9보다 큰 경우만 고려→논리회로교재(Marcovitz)계산 ... 결과 값 출력 →Probe로 출력 또는 설계1 결과 이용한 출력2. 세부 설계 내용우리 조는 설계 2번인 2개의 가산기를 이용하여 숫자를 나타내는 회로를 만들어야 한다.예를 들

리포트 | 14페이지 | 2,000원 | 등록일 2011.07.14

다운로드 장바구니

이전10개 8 9 10 11 121314 15 16 17 다음10개

파워링크

신청하기