"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 설계 vhdl pld 장단점 실험12 멀티플렉서 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 141-160 / 4,442건

vhdl 기본적인 논리회로 설계

·VHDL 설계 실습 결과보고서VHDL Lab_01일시2013-9-24전공실습시간학번이름제목기본적인 디지털 논리회로의 설계실습 목적디지털 논리회로는 schematic과 같이 ... 그래픽으로 설계하거나 VHDL과 같이 택스트로 프로그래밍하여 설계할 수이 있다. 본 실습에서는 기본 논리 게이트로 구성된 회로를 schematic과 VHDL로 각각 설계하여 시뮬레이션 ... 하고 DigComV32에 다운로드하는 과정을 실습함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과진리표IN : A, B, C, D OUT

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.30

다운로드 장바구니
디지털 논리 TFF 회로 설계

소개글스위치 레벨로 구현된 비동기 제어 입력 신호 t을 갖는 tff회로 설계 및 검증논리회로아래와 같은 진리표를 갖는 tffT clk Q1 rising 토글(Toggle,현재상태

리포트 | 5페이지 | 5,000원 | 등록일 2012.08.11

다운로드 장바구니
조합논리회로의 설계

디지털 논리 회로 2학년 1학기 4. 조합 논리 회로 1. 조합 논리 회로의 설계 ( / )시스템을 분석하고 진리표를 작성할 수 있다. 최소항을 이용하여 출력 함수를 유도할 수 ... 논리 회로의 설계는 진리표를 가지고 디지털 회로를 구성하는 것이다.111101110000BA출력입력진리표디지털 회로조합 논리 회로의 설계 순서설계 하고자 하는 시스템의 분석과 변수 ... 정의입∙출력 변수 간의 진리표 작성간소화된 출력 함수 유도출력 함수를 만족하는 조합 논리 회로도 구성1. 조합 논리 회로의 설계 순서시스템의 분석과 변수 정의조합 논리 회로

리포트 | 20페이지 | 1,500원 | 등록일 2010.11.20

다운로드 장바구니
06 논리회로설계실험 예비보고서(순차회로)

논리회로설계 실험 예비보고서 #6실험 6. 순차회로 설계1. 실험 목표래치와 플립플롭에 대해 이해한다. 각 각 어떤 종류의 래치와 플립플롭이 있는지 알아본다.JK 플립플롭 ... 및 귀환 요소가 있어 플립플롭과 유사하지만 clock 입력이 없어 비동기식 순서논리회로이다.종류는 S-R래치와 D래치가 있다.- SR 래치S(set) 및 R(reset)으로 된 ... ) 특성표JKQ(T)Q(T+1)*************1101001101111011110(3) 상태도(4) 논리기호(5) NOR 게이트를 이용한 JK FF 회로도 (펜으로 그릴 것

리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
06 논리회로설계실험 결과보고서(순차회로)

논리회로설계 실험 결과보고서 #6실험 6. 순차회로 설계1. 실험 목표JK 플립플롭을 VHDL을 이용해 설계해본다.레지스터에 대해 이해하고 VHDL을 이용해 시프트 레지스터 ... 회로가 아닌, 순차회로를 설계하는 시간을 가졌다. 순차회로는 조합회로와 달리 클락을 갖게되며, 클락에 동기되어 출력값을 갖게 된다. ... 를 설계해본다.2. 실험 결과실험 1. JK 플립플롭 VHDL 코딩(1) JK FF 진리표JKQ(T+1)00Q(t)01010111Q’(t)(2) 설계 내용1) 소스 코드2) 테스트 벤치

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
아주대학교 논리회로실험 설계 에비보고서

를 받으면 현재 상태에서 99999까지 남은 숫자를 down-counting으로 전환한다.- 동작 중 key0 신호를 받으면 현재 상태에서 정지한다.2. Part별 설계 회로 분석 ... [설계 Project. Up/Down Counter 설계]? 실험 목적- FPGA를 이용하여 Up ? Down Counter를 설계한다.? 작동 원리 설명1. 기능 설명- 보드 ... [Switch Part] : Start/Stop 버튼오른쪽의 회로에서 각각의 두 버튼에 JK플립플롭을 사용하였다. JK플립플롭은 SR플립플롭에서 정의되지 않은 S와R이 ‘11’상황

리포트 | 6페이지 | 1,500원 | 등록일 2016.06.16

다운로드 장바구니
01-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #1 기본게이트 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A ... 반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 3. 11논리회로설계 실험 예비보고서 #1실험 1. 기본 게이트 설계1. 실험 목표VHDL의 기본개념 ... 를 지닌 동작적 모델링이다. 따라서 동작적 모델링으로만 회로를 설계하면 회로의 효율성이 떨어지는 일이 발생할 수 있을 것이다.- 자료 흐름 모델링 : 상위 추상레벨을 갖는 동작

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
04-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #4 디코더 엔코더 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 1논리회로설계 실험 예비보고서 #4실험 1. 디코더 엔코더 설계1. 실험 목표2 bit ... 의 코드를 받아서 N bit의 2진 코드로 해독하는 디코더와 N bit의 2진 코드를 받아 2 bit로 부호화 하는 회로를 VHDL을 이용하여 설계할 수 있다.2. 예비 이론(1

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
05-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #5 조합회로 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A반 ... 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 8논리회로설계 실험 예비보고서 #5실험 1. 조합회로 설계1. 실험 목표2 bit의 코드를 받 ... 아서 N bit의 2진 코드로 해독하는 디코더와 N bit의 2진 코드를 받아 2 bit로 부호화 하는 회로를 VHDL을 이용하여 설계할 수 있다.2. 예비 이론(1) 1비트 비교기-

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
10-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #10 순차회로 설계_FSM (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 5. 6논리회로설계 실험 예비보고서 #10실험 10. 순차회로 설계_FSM1. 실험 목표순차 ... 에 입력의 노이즈가 출력에 전달되지 않는다.- - 기존 밀리 머신에서 디코더를 가진 조합논리회로는 스파크성 잡음을 가지게 되므로 디코더 백엔드 부분에 레지스터를 붙혀 잡음을 제거

리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
아주대학교 논리회로 실험 설계 예비보고서

논리회로 실험설계설계주제:스톱워치목차1. 설계 목표2. 동작 조건3. 동작 설명 및 알고리즘4. 1차 설계 및 분석(1) Clock dividing part(2) 7-s ... ) 총 설계 회로5. 예상 결과 & 미작동 시 대처1. 설계 목표- FPGA를 사용하여 자유 주제로서 스톱워치를 설계한다.(기본의 심화 과제인 start/stop의 기능과 up ... 이 멈춘다.3. 동작 설명 및 알고리즘FPGA를 이용하여 stopwatch를 설계한다. Clock은 50Mhz를 사용한다. 이 clock signal을 divde하여 스톱워치에 사용할 수

리포트 | 10페이지 | 2,000원 | 등록일 2016.06.14

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 결과보고서

를 받으면 현재 상태에서 99999까지 남은 숫자를 down-counting으로 전환한다.- 동작 중 key0 신호를 받으면 현재 상태에서 정지한다.2. Part별 설계 회로 분석 ... power control Part]로 총 5개로 표현하였다. 이론적으로 설계를 한 이 회로에 문제가 있는지는 컴파일을 통해서 확인을 할 수 있었다. 우선 실험에 있어서 어려움이 있 ... [설계 Project. Up/Down Counter 설계]? 실험 목적- FPGA를 이용하여 Up ? Down Counter를 설계한다.? 작동 원리 설명1. 기능 설명- 보드

리포트 | 8페이지 | 2,000원 | 등록일 2016.06.16

다운로드 장바구니
[VHDL][논리회로] 시계설계(서브모듈이용)

[VHDL][논리회로] 시계설계(서브모듈이용)A+받은 설계 입니다플래그도 이용

리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2021.06.09

다운로드 장바구니
09-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #9 순차회로 설계_카운터 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 29논리회로설계 실험 예비보고서 #9실험 9. 순차회로 설계_카운터1. 실험 목표순차회로 ... - Charles H.Roth,Jr.『VHDL을 이용한 디지털 시스템 설계』 CENGAGE, 2008, ‘VHDL 모듈’- 11_순차회로+설계_+카운터 PPT- http://www

리포트 | 8페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

디지털 논리회로 [ModelSim을 이용한 VHDL 실습 과제]실습 내용: ModelSim을 이용해 4bit full adder를 설계하고 테스트벤치를 이용해 시뮬레이션 파형 ... 을 구하고 파형을 분석한다.-4비트 가산기의 구현 조건1. 1bit full adder의 동작을 포함한다.2. 1bit full adder를 설계할 때 XOR연산을 사용하지 않는다.3 ... logical 연산 동작을 한다.3-3. Cin의 초기값은 ‘0’이고 3ns간격으로 1과 0이 반복되며 바뀐다.1bit full adder의 설계과 구현CinXY01CinXY

리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

다운로드 장바구니
02 논리회로설계실험 예비보고서

논리회로설계 실험 예비보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 동작적 모델링과 자료 흐름 모델링으로 설계한다.그리고 ... , 각 가산기의 논리회로를 그려본다.2. 예비 이론(1) 반가산기Half adder, 반가산기는 사칙 연산을 수행하는 기본 회로이며, 2진수 한 자리를 나타내는 2개의 수를 입력 ... 하여 합(SUM)과 자리올림 수(Carry)를 구해주는 덧셈 회로로서, 컴퓨터 내부에서 가장 기본적인 계산을 수행하는 회로이다.1bit의 2진수 2개를 연산할 때, 입력 변수의 내용

리포트 | 6페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
03 논리회로설계실험 예비보고서

논리회로설계 실험 예비보고서 #3실험 3. 병렬가산기 설계1. 실험 목표Signal 과 Variable, Constant의 차이를 이해하고 이진화 십진법과 그 덧셈에 대해 ... 알아본다.병렬가산기에 대해 이해하고, 직접 8비트 병렬가산기를 그려본다.VHDL을 이용하여 병렬가산기를 설계해본다.2. 예비 이론(1) Signal, Variable, Constant

리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
논리회로설계실험 프로젝트 8Bit 계산기

논리회로설계 설계 보고서 #11. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.8bit 덧셈기를 구현하고 결과를 7 s ... egment로 출력하는 회로를 설계하는 것이 이번 설계의 목표이다.설계된 회로로 수행할 덧셈은 다음과 같다.1) 93 + 772) 27 + 643) 51 + 984) 43 + 325 ... 를 7 segment로 출력하는 회로를 설계하는 것이었다. 우리는 이 목표를 수행하기 위하여 우선 BCD 계산기와 7 segment를 VHDL을 이용하여 설계하고, 각 회로를 sc

리포트 | 11페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
디지털회로설계이론 산술논리연산

-B는 A+(B의 2의보수)와 같이 수행함으로써 구할 수 있다. 따라서 실제 회로에서는 주로 감산기를 별도로 설계하지 않고 가산기를 감산기로 사용한다.4bit 병렬 2진 가산기 ... 6. 산술논리연산가산기반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.가산기전가산기 : 두 개의 비트 A ... 으로 나타내주는 조합회로이다. 비교기는 3종류로 나뉜다. A B, A=B, A BBCD 가산기일상적으로 사용되는 것은 10진법 사용2진수 병렬 가산기의 결과에 보상회로 부가BCD

리포트 | 13페이지 | 1,000원 | 등록일 2013.10.27

다운로드 장바구니
논리회로설계 진수변환기

~9이므로 3진수로 표현하기 위해서는 세 개의 자릿수가 필요하다)2. 회로도(1)3진수 회로(2)10진수 회로(3) 최종 결과 회로3.설계결과10진수(3진수)출력파형ON1(001)2 ... 간단한 회로를 구성하고 설계낮은 전압으로 인한 출력오류☞ 전압을 높은 것으로 교체값이 안나오는 문제(납땜상의 실수, 전선의 복잡함)☞ 선이 겹치지 않게 하고 납땜을 다시 함저항값 ... & 회로도 작성예비 제안서 작성 & 발표부품구입 및 회로도 설계결과 측정 및 분석최종 보고서 작성

리포트 | 9페이지 | 2,000원 | 등록일 2012.09.13

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기