"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 설계 vhdl pld 장단점 실험12 멀티플렉서 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 201-220 / 4,443건

01 논리회로설계실험 예비보고서(And,or gate)

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표VHDL을 이용하여 AND gate와 OR gate를 설계한다.각 게이트를 설계 할 때, 동작적 모델링 ... logic device, 제조 후 사용자가 내부 논리 회로의 구조를 변경할 수 있는 집적 회로)와 같은 기능을 갖는 논리 블록들과 그것을 서로 연결하여주는 스위치, 행렬 등이 칩 내부 ... 에 내장된 소자- FPGA(field programmable gate array)산업 현장에서 엔지니어가 직접 디바이스를 프로그래밍하여 설계한 회로를 반도체 칩 상에 구현할 수 있

리포트 | 8페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
04 논리회로설계실험 예비보고서(인코더,디코더)

논리회로설계 실험 예비보고서 #4실험 4. 디코더 엔코더 설계1. 실험 목표VHDL 코드를 이용해 Decoder, Encoder 비교기를 설계하는 방법을 익힌다.두 비교기 ... 는 Behavioral 표현 방식과 Data Flow 표현 방식으로 설계 한다.2. 예비 이론(1) 디코더복호기라고도 한다. 디코딩을 수행하는 회로, 장치, 소프트웨어, 알고리즘을 말 ... 은 코드로 변환해 주는 조합논리회로이다. 인코더는 2의 n승 개의 입력과 n개의 출력을 갖고 있다. 10진 BCD 인코더 10진 인코더 진리표 10진 인코더 내부회로(3) 7 s

리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
01 논리회로설계실험 결과보고서(And, or gate)

논리회로설계 실험 결과보고서 #1실험 1. 기본게이트 설계1. 실험 목표VHDL을 이용하여 AND gate와 OR gate를 설계한다.각 게이트를 설계 할 때, 동작적 모델링 ... 진리표에 맞는 논리회로를 설계하였다. 논리회로 설계 시에는 동작적 모델링과 자료 흐름 모델링 2가지 방법을 이용하여 설계한다. 두 방법을 이용하여 AND, OR 게이트를 설계 ... AND GATE 설계 시 동작적 모델링에서는 if 조건문을 이용하여 X,Y 값이 모두 1일 때 결과값 F가 1이 되고, 나머지 경우는 F가 0의 값을 갖도록 설계하였다. 자료 흐름

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비7 논리함수와 게이트

74HC04 2개NAND gate 74HC00 1개NOR gate 74HC02 1개XOR gate 74HC86 1개3.설계실습 계획서3.1 XNOR 게이트 설계 및 특성 ... 는 방법에 대해 조사하고 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.게이트에 입출력 시간 딜레이가 발생하는 이유는 전파 지연시간 때문이다. 게이트에 입력 ... 신호가 가해진 후 논리연산 결과가 게이트의 출력으로 나올 때까지 아주 짧은 시간이 지연되는데 이 시간을 전파 지연시간이라고 한다.

리포트 | 6페이지 | 1,500원 | 등록일 2020.09.05

다운로드 장바구니
실험1 실험(1) 프로젝트 디지털논리회로 도어락 설계

실험(1)FINAL PROJECT 보고서소 속학 번이 름담당 교수 / 조교제 출 일 자1. PROJECT 개요한 학기동안 디지털논리회로 과목에서 배운 전반적인 이론들을(기본논리 ... 하면 3이되는 순한 B세그먼트에 전원이 들어오게 된다.LOSIG WORK‘S로 회로도 구현4. 고 찰1학기 동안 디지털논리회로 수업에서 습득한 이론으로 실험수업을 하면서 사용 ... 게이트, 카운터 jk플립플롭, d플립플롭 등을 )을 사용하여 실험했던 관련 이론들을 복합적으로 사용하여 수행하는 프로젝트이다.2. 관련이론 및 사용부품(1) 레귤레이터회로도에 5V

리포트 | 12페이지 | 2,000원 | 등록일 2014.09.21

다운로드 장바구니
04 논리회로설계실험 결과보고서(인코더,디코더)

논리회로설계 실험 결과보고서 #4실험 4. 디코더 인코더 설계1. 실험 목표디코더 인코더에 대해 이해하고 VDHL을 이용해 설계해본다.이 때, 디코더 설계시에는 동적적 표현(if ... 문)과 자료흐름적 표현(when ~ else 문)을 사용하고 인코더 설계 시에는 동작적 표현(case 문)과 자료흐름적 표현 (with ~ select ~ when문)을 사용 ... 한다.2. 실험 결과실험 1. 3X8 디코더를 설계하시오.- 진리표ABCD0D1D2D2D4D5D6D70000

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
[논리회로설계실험]반가산기와 전가산기 설계(Half Adder and Full Adder 설계 보고서)

반가산기와 전가산기의 차이점인 자릿수를 입력하고 출력 할 수 있는 변수의 차이였는데 이를 이해하니 구현하는 것 자체는 어렵지 않았다. 첫 번째 실험이었던 OR-Gate를 만들면서 수많은 시행착오를 겪었는데 그때 터득한 Port map을 이용한 Entity를 다른 E..

리포트 | 10페이지 | 1,500원 | 등록일 2015.07.06

다운로드 장바구니
03 논리회로설계실험 결과보고서(병렬가산기)

논리회로설계 실험 결과보고서 #3실험 1. 정류회로1. 실험 목표다이오드의 기본 특성을 이용한 정류회로를 구성하고 실험을 통해 특성을 확인한다.반파 정류회로, 전파 정류회로 및 ... 브리지 정류회로의 특성을 살펴보고 비교해본다.2. 실험 결과실험 1. 반파 정류회로 및 피크 정류회로(1) schematic & 모듈화1) Full Adder 회로2) 8비트 병렬 ... 가산기3) 테스트 벤치 코드4) Wave Form5) 결과 분석8비트 병렬 가산기를 schematic & 모듈화 방식을 사용하여 설계하였다. 먼저 Full Adder를 sc

리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (예비) 설계실습8-(논리함수와 게이트)

진리표를 만들고, 2X4 회로도를 설계하라.디코더(decoder): n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 논리 회로. ... (3) Vcc를 5V(논리값 1)에서 0V(논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체

리포트 | 6페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
중앙대 아날로그 및 디지털 회로 설계실습 3학년 2학기(성적인증) (결과) 설계실습8-(논리함수와 게이트)

실험은 전반적으로 누구나 쉽게 알고 있는 디지털 회로의 기본이 되는 논리함수와 게이트의 실험이라 이 전의 실험들에 비해 비교적 쉽게 진행되었다. ... 이번 실습은 AND, OR, INVERTOR, NAND, NOR, XOR 등 게이트의 동작을 확인하는 실험이었다. AND, OR, NAND, NOR 등 논리함수와 그에 상응

리포트 | 7페이지 | 1,000원 | 등록일 2017.12.17

다운로드 장바구니
판매자 표지

디지털 논리회로 VHDL 코딩 과제 4bit full adder 설계

한 회로가 되었다. (마지막장 그림 참조)어떻게 코딩을 해야할까 하다가 우선 처음으로 되돌아가 진리표에서 S의 논리식을 다시 찾았고,S의 논리식을 X와 X’으로 묶어서 정리할 수 있 ... =X[Y(CIN’)+Y’(CIN)]+X’[Y(CIN)+Y’(CIN’)]으로 표현되고 총 3개의 MUX를 이용하면 간단히 회로를 짤 수 있었다.그런데 잘 생각해보니 처음에 Y에 의해

리포트 | 16페이지 | 2,000원 | 등록일 2014.10.13 | 수정일 2015.12.07

다운로드 장바구니
논리회로-디지털시계 설계 텀프로젝트 발표자료

..PAGE:12Step 7 : implementation▲ 오전 오후 표시부▲ 시간 표시부..PAGE:13Step 7 : implementation▲ 단발 펄스 회로(시간 조절 회로)

리포트 | 15페이지 | 1,000원 | 등록일 2013.12.22

다운로드 장바구니
아주대 논리회로 프로젝트1 이름학번 출력 VHDL 설계

논리회로 V H D L 프로젝트 과제목 차1. 프로젝트 문제 (설계 조건)2. 프로젝트 문제 분석 (설계 예상 방향)3. 소스 코드4. Testbench 코드5. ModelSim ... 프로그램을 이용한 Testbench 코드 시뮬레이션6. XST로 합성한 RTL 회로7. 고찰8. 추가적인 설계 Ⅰ: 다른 방식의 설계 (입력이 ASCII CODE)9. 추가적인 ... 설계 Ⅱ: 다른 방식의 설계 (입력이 Integer : 십진수)1. 프로젝트 문제 (설계 조건)하나의 입력 포트에 학번(숫자)과 이름(문자)을 입력시키면 하나의 출력 포트에 연결

리포트 | 18페이지 | 4,500원 | 등록일 2014.10.04 | 수정일 2018.12.02

다운로드 장바구니
[디지털논리회로] 커피자동판매기 설계

diagram) 상태표 (State table) 간소화 ( 카르노맵 이용 ) 회로 설계 시뮬레이션 Case 1. 250 원에서 50 원이 입력되었을 때 Case 2. 250 원 ... 설계 프로젝트 결과보고서 2011 년도 1 학기 커피 자동판매기 설계목 차 설계 사양 변수 결정 ( 입력 , 출력 , 상태 ) Flip-Flop 의 결정 상태도 (State ... 에서 100 원이 입력되었을 때 Case 3. 200 원에서 100 원이 입력되었을 때 프로젝트 결과 및 고찰 - 1 -설계 사양 커피 한잔의 값은 300 원이고 , 동전은 100 원

리포트 | 25페이지 | 2,000원 | 등록일 2011.06.29

다운로드 장바구니
[논리회로] 디지털시계 설계 텀프로젝트 제안서

를 논리회로 소자를 이용하여 구현 해 본다.JK플립플롭으로 카운터 회로를 만들어 AND, OR 등의 게이트와 함께 시간 표시 체계를 구현한다.▶Example : Clock System ... ■ Job assignment▶공동작업아이디어 제안, 회로 시뮬레이션, 제안서 제작▶개인작업- 아이디어 제안- 불참- 회로 시뮬레이션, 보고서 작성- 회로 시뮬레이션, 보고서 작성 ... - 회로 시뮬레이션, PPT 발표■ ScheduleDateContents11/25(금)아이디어 제안 종합11/26(토)아이디어 선정 및 구체화 하기11/28(화)제안서 작성11

리포트 | 2페이지 | 1,000원 | 등록일 2013.02.06

다운로드 장바구니
Logics를 이용한 논리회로 설계보고서

2010년 논리회로 설계보고서목 차1. 시뮬레이터 요약2. 설계 1: 기본 논리게이트 설계 및 구현3. 설계 2: 불 대수와 드모르간의 정리 설계 및 구현4. 설계 3 ... - 실제 실험하기 전에 회로를 구성하여 시뮬레이션 해볼 수 있어서 시행착오를 줄일 수 있다.2. 실험 1: 기본 논리게이트 설계 및 구현① NOT 게이트 구성▶ 시뮬레이션 구성 ... : Exclusive-OR 게이트 설계 및 구현5. 설계 4: 가산기와 감산기 설계 및 구현6. 설계 5: 인코더와 디코더 설계 및 구현7. 설계 6: 멀티플렉서와 디멀티플렉서8. 설계 7

리포트 | 71페이지 | 6,000원 | 등록일 2011.04.24

다운로드 장바구니
BCD-7세그먼트 디코더 논리회로 설계결과보고서

설계1 결과보고서 2009069160 김기훈설계결과1. 결과사진abcdefg위에 나타낸 그림처럼 세그먼트 상에 입력을 주어서 숫자를 나타내게 하는 실험이었다. 세그먼트에 0이 ... 다.비고 및 고찰이번 설계는 4장에서 공부한 BCD7 segment를 직접 게이트들을 사용하여 설계해 보는 것으로 우리 2조의 경우 AND,OR,NOT게이트 3개를 사용하여 설계 ... 를 하였다.우선 결과부터 분석해보면 우리 2조는 3개의 AND게이트, 4개의 OR게이트, 2개의NOT게이트를 사용하여 회로를 구성했는데, 예상 시뮬을 돌려온것에 비해서 실제로 연결

리포트 | 3페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
논리회로설계실험_비교기

rtl;위의 동작적 모델링 방법이외에 데이터플로우형 설계도 가능하다. 이는 xor의 진리표로 확인 할 수 있다. 위에서 확인 할 수 있듯이 xor의 출력에 반전시킨 값이 비교기가 된다 ... . 따라서 eq

리포트 | 8페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니
논리회로설계실험 프로젝트_digital door rock

과 목 : 논리회로설계실험과 제 명 : 프로젝트 결과보고서(P_6조)담당교수 : 조준동 교수님학 과 : 전자전기공학과학 년 : 3학년학 번 : 2006312687 ... , 2006312117이 름 : 서 영 진, 김 현 기학 번 : 2007310623, 2007313531이 름 : 정 광 수, 손 계 익제 출 일 : 2011. 6. 2111_1학기_논리회로설계 ... 있는 디지털 도어록은 FSM 이론과 카운터를 이용해 설계할 수 있는 대표적인 회로의 하나이다. 이와 같은 디지털 도어록을 설계하기 위해서 기본적으로 필요한 개념이론들은 이 다음

리포트 | 44페이지 | 4,000원 | 등록일 2012.03.20

다운로드 장바구니
논리회로 아벨설계프로젝트(ABEL)

과제목표 : ABEL 프로그램 설계 프로젝트1. 설계내용학번과 이름을 하나씩 입력해서 7-segment에 차례로 출력하는 PLD를 ABEL로 설계한다.2. 소스코드MODULE ... ~Z)가 출력될 수 있도록 설계하려고 하였지만 모든 경우의 수를 입력하였을 경우 TERM 이 많아져 계속 퓨즈맵 에러가 발생하였습니다.그래서 부울식으로도 작성하였지만 부울식의 방법 ... 으로도 모든 경우의 수는 퓨즈맵에러가 발생하여 학번은 다른사람 학번도 출력 가능하지만 영문이니셜까지 그렇게 해버리면 TERM이 많아져 영문이니셜은 제 이니셜인 KRE 에 대해서만 출력가능하도록 설계하였습니다.

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니

이전10개 6 7 8 9 101112 13 14 15 다음10개

파워링크

신청하기