"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 FPGA 게임 vhdl 실험12 멀티플렉서 자판기 설계 논리회로설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 101-120 / 4,395건

자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일(.docx)이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 test..

리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
아날로그 및 디지털회로설계실습/ 7. 논리함수와게이트 / 결과보고서 / 성적인증포함 / 해당학기 전체 성적인증포함

0. 요약 기본적인 논리게이트인 AND, OR, NOT 게이트를 활용하여 NAND, NOR, XOR 게이트를 구현하고 기능을 측정하는 실험을 했다. 계획서에서 설계한 NAND ... 었던 만족스러운 실습을 했다. 01. 서론 설계실습계획에서, NAND, NOR, XOR 게이트를 |AND OR NOT} set으로 구현할 수 있음을 등가 회로 구성을 통해 확인 ... 하였다. 그리고 AND와 OR게이트의 입출력 시간 딜레이를 측정할 수 있는 방법에 대하여 설계했는데, 여러 개의 AND 혹은 OR게이트를 직렬로 연결시킨 후, 구형파를 입력하여 오실로스코프로 전체 회로의 입출력 파형을 분석하는 방법을 생각해보았다.

리포트 | 6페이지 | 1,500원 | 등록일 2020.11.13

다운로드 장바구니
중앙대학교 아날로그및디지털회로설계실습(3-2) A+ 7차예비보고서-논리함수와 게이트

장비>오실로스코프 : 1 대브레드보드 : 1 개파워서플라이 : 1 대함수발생기 : 1 대점퍼선 : 다수3-2 NAND 게이트 설계 및 특성 분석(A) Vcc 를 5V(논리값 ... 1)에서 0V(논리값 0)로 단계적으로 변화시켜서 NAND 게이트가 동작하는 최소 정격 전압을 구하는 설계 방법을 생각하고, 그 단계적 방법을 구체적으로 서술한다.: 최소 정격 ... 전압은 voltage supply 인 Vcc 를 변화시켰을 때, 논리함수의 입출력이 맞게 동작하는 최소 Vcc 전압을 구하여 알 수 있다.이때, 우리가 사용하는 74HC00

리포트 | 6페이지 | 1,000원 | 등록일 2021.10.06

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비7 논리함수와 게이트

74HC04 2개NAND gate 74HC00 1개NOR gate 74HC02 1개XOR gate 74HC86 1개3.설계실습 계획서3.1 XNOR 게이트 설계 및 특성 ... 는 방법에 대해 조사하고 딜레이를 가장 정확하게 측정할 수 있는 방법의 실험 방법을 설계한다.게이트에 입출력 시간 딜레이가 발생하는 이유는 전파 지연시간 때문이다. 게이트에 입력 ... 신호가 가해진 후 논리연산 결과가 게이트의 출력으로 나올 때까지 아주 짧은 시간이 지연되는데 이 시간을 전파 지연시간이라고 한다.

리포트 | 6페이지 | 1,500원 | 등록일 2020.09.05

다운로드 장바구니
논리회로개념에 의한 원가정보시스템의 설계

한국산업경영시스템학회 김동석

논문 | 12페이지 | 4,300원 | 등록일 2017.01.04 | 수정일 2023.04.05

다운로드 장바구니
조합 논리 회로의 설계

조합 논리 회로의 설계조합 논리 회로를 설계하기 위해서 먼저 문제를 정확하게 기술하고 필요한 입력과 출력 논리 변수의 수를 정한다. 이들 변수에 이름을 부과하고 모든 경우의 입력 ... 1Rotate left three times5-1. 다음과 같이 주어진 진리표로 부터 조합 논리 회로를 설계하라.입력출력D3D2D1D0A1A0V00000000001001001X ... 으로부터 논리게이트를 사용한 논리회로도를 작성한다.이장에서 다루는 논리회로는 부호기와 복호기, 멀티플렉서와 디멀티플렉서 및 산술회로로서 가산기, 감산기, 곱셈기, 시프터 등이다.5.1

리포트 | 20페이지 | 5,000원 | 등록일 2017.12.31

다운로드 장바구니
논리회로 Term Project/디지털논리회로 설계 프로젝트/7Segment활용 논리회로 설계/실생활에 활용가능한 논리회로 설계

Digital LogicTerm project7SEGMENT를 활용한 논리회로 설계주방 모니터에 표현테이블에서 음식을 주문하면 주방모니터에서도 똑같이 나타난다.테이블에서 음식 ... 였습니다.마지막으로 주방 모니터에 회로를 연결하여 주방에서 주문된 음식을 알 수 있도록 모니터로 표현하였습니다.Discussion저희가 토론한 결과 보완해야할 점과 아쉬운 점은 주방 모니터 ... 의 7-세그먼트 숫자를 DeMUX를 써서 줄일 수도 있었지만 DeMUX를 써서 나타내면 다른 테이블이 주문을 하는 순간에 전에 왔던 주문이 주방모니터에서 사라지므로 우리가 디자인 회로가 더 효율적이라고 결론 내렸다.

리포트 | 10페이지 | 2,000원 | 등록일 2018.08.19 | 수정일 2018.08.24

다운로드 장바구니
디지털논리회로 엘레베이터 제어기 설계

엘리베이터가 지나가는 층 수는 7 segment에 표시되어야 한다.• 엘리베이터는 초당 한층 씩 움직일 수 있다. 단 엘리베이터가 이 동 중에는 버튼을 누르지않는다고 가정한다. • Reset 버튼을 누르면 엘리베이터 위치는 1층으로 초기화 된다. 4. 개념 설계 및 사전 조사

리포트 | 5페이지 | 10,000원 | 등록일 2018.03.24 | 수정일 2018.03.28

다운로드 장바구니
디시설 - 기본적인 디지털 논리회로 설계

결과 보고서( 기본적인 디지털 논리회로 설계 )제목기본적인 디지털 논리회로 설계실습 목적본 실습에서는 기본 논리 게이트로 구성된 회로를 Schematic과 VHDL로 각각 설계 ... 하여 시뮬레이션 후, 시뮬레이션 결과가 작성한 진리표와 일치하는지 확인함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과Schematic설계1 ... 았다.? 시뮬레이션 Setting을 Timing으로 할 경우 글리치가 발생 할 수도 있다.? QuartusⅡ을 이용한 논리회로 기본설계를 숙달 할 수 있었다.고찰앞선 교육과정에서 C언어

리포트 | 10페이지 | 1,000원 | 등록일 2019.07.20

다운로드 장바구니
디지털논리회로 MULTISIM feedback amp 설계

전자회로(1) 과제feedback amp 설계1. 선택 동기2. Survey3. circuit-explanation4. Pspice Simulation5. 검토 및 결론6 ... 장비를 일부러 쓰는 경우가 많다. 때문에 아날로그적인 믹서, 엠프 회로를 직접 구현해보는 것은 feedback amp와 관련이 있고 나의 흥미도 만족시켜줄 수 있어서 MIC ... Mixer Amp를 이번 주제로 한다.2. Survey3. circuit-explanation전체 Mixing Amp 회로도3.1 Mixing 회로- Signal을 Mix하는 용도로 다음

리포트 | 9페이지 | 1,500원 | 등록일 2017.06.28

다운로드 장바구니
판매자 표지

논리회로 설계-Image Sensor

았습니다 . 그래도 세명이서 조금씩 나눠서 공부해가며 설계를 하다 보니 수업시간에 교수님께 배웠던 것들이 정말 많은 도움이 되었고 , 단편적 인 기능을 하는 회로를 벗어나 실제로 사용 ... 되는 소자를 설계하는 것이 힘들지만 힘든 만큼이나 많은 보람이 있다는 것을 알게 되었습니다 . 설계라 는 것이 쉽지 않고 , 회로가 예상하는 것처럼 실제로 결과가 잘 나오지 않지만 교 ... : 큰 Gain, 낮은 noise, 높은 sensitivity 집적이 어려움 CIS : 복잡한 회로 , 집적이 쉽다 . (system on a chip 가능 ), random

리포트 | 20페이지 | 3,000원 | 등록일 2016.06.25 | 수정일 2016.06.27

다운로드 장바구니
논리회로설계실습 순차회로(카운터) 결과보고서

논리회로설계 실험 결과보고서 #8실험 8. 순차회로 설계 - 카운터1. 실험 목표카운터, 클럭 분주기의 동작 원리를 이해하고 이를 이용하여 1Hz 8비트 존슨 카운터와 링 카운터 ... 를 설계한다. 작성한 소스코드를 바탕으로 RoV-Lab3000을 이용하여 설계한 카운터의 실제 하드웨어 동작을 확인한다. 최종적으로 작성한 소스코드와 실제 하드웨어 동작이 일치 ... 하는지 확인하고 소스코드가 올바르게 작성되었는지 확인한다.2. 실험 결과 1Hz 8비트 존슨 카운터와 링 카운터를 설계하시오. (FPGA를 사용 1초에 LED가 한번 지나가도록 설계

리포트 | 7페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
실험(1)디지털 논리회로 프로젝트 Door-Lock 설계

2018년 1학기 실험(1): 디지털 논리회로12018년Final Project1목차1. Door-Lock Project 설계 지시사항32. 설계 준비413. 설계 아이디어64 ... . 설계 방법85. 전체 회로도96. 전체 설계 평가131. 실험(1) 프로젝트 : Door-Lock 설계지시사항(1) 총 3개의 7-Segment LED가 사용된다. 자신 학번 ... .결과 7-Segment의 출력성공, 실패 출력 형태4. 설계 방법Button(1) ButtonDoor-Lock 회로에서는 Reset, Input, Confirm, Complete

리포트 | 14페이지 | 10,000원 | 등록일 2020.01.03 | 수정일 2020.10.07

다운로드 장바구니
논리회로설계실험 기본게이트설계 예비보고서

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계실험 목표Xilinx 프로그램을 사용하여 2개의 입력(X, Y)을 가진 AND, OR 게이트를 동작적 모델링과 자료 흐름 ... %EB%8A%A5_%EB%85%BC%EB%A6%AC_%EC%86%8C%EC%9E%90" \o "설계 가능 논리 소자" 설계 가능 논리 소자와 프로그래밍가능 내부선이 포함 ... 된 Hyperlink "https://ko.wikipedia.org/wiki/%EB%B0%98%EB%8F%84%EC%B2%B4" \o "반도체" 반도체 소자이다. 설계 가능 논리 소자

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실험 기본게이트설계 결과보고서

논리회로설계 실험 결과보고서 #1실험 1. 기본게이트 설계1. 실험 목표주어진 진리표를 해석하여 해당하는 입출력 관계를 가진 논리회로를 Xilinx 프로그램을 사용하여 설계 ... 해본다. 이때, 가장 간략화된 회로 설계를 위한 Karnaugh Map을 사용한 진리표 해석방법을 이해한다. 그 후, 동작적 모델링, 자료흐름 모델링으로 회로를 모델링하여 각 모델링 ... 표2) 소스 코드동작적 모델링자료 흐름 모델링3) 테스트 벤치 코드4) Wave Form3. 고찰(1) 조원1의 고찰A'BC회로 설계를 시작하기에 앞서, 주어진 진리표만으로는 설계

리포트 | 5페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실습 디코더 엔코더설계 결과보고서

논리회로설계 실험 결과보고서 #4실험 4. 조합회로 설계 - 디코더, 엔코더1. 실험 목표해밍코드의 엔코더의 패리티 비트 생성과 디코더의 Checker와 Correction ... ) 소스코드2) 테스트 벤치 코드3) Waveform(2) (7,4) 해밍 디코더1) 소스 코드2) 테스트 벤치 코드3) Waveform3. 고찰(1) 조원1의 고찰먼저 설계 ... ]DW[1]DW[0]CW[2]:DW[3]DW[2]DW[1]DW[0]Ex) Dataword[3:0] = 1001CW[0]:10011CW[1]:10011CW[2]:10010이후 설계

리포트 | 9페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실험 Memory 예비보고서

논리회로설계 실험 예비보고서 #6실험 6. 조합 회로 설계-MEMORY예비 이론메모리의 구조메모리란 데이터를 축척 기억함과 동시에 차후에 필요할 때 꺼내어 이용할 수 있도록 한 ... 고 읽고 쓰는 동작을 구분하기도 한다. 핀 이름을 R/W와 같이 표기 하며 핀의 논리 값이 High일 때는 칩에서 데이터를 읽어내는 동작을, Low 일 때는 칩에 데이터를 써넣 ... 시키면서 설계자의 사용 요구에 따라 읽을 수 있는 메모리이다. 한번 기록한 데이터를 빠른 속도로 읽을 수 있지만 다시 기록할 수는 없다. 즉, 읽기 전용 메모리이며 따라서 clock

리포트 | 4페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
동기순차 논리회로 해석 및 시스템 설계

동기순차논리회로 해석 및 시스템 설계동기순차논리회로는 클럭이라는 주기적인 신호에 동기하여 순차적으로 동작하는 회로를 말한다. 클럭신호는 주기와 주파수로 표현되며 한클럭의 형태 ... 을 구현하는 동기순차논리회로를 작성한다.순차회로의 설계시 추가적으로 필요한 사항은 각 플립플롭의 여기조건을 만들어주는 여기식을 알아야 하는 것이다. 여기식은 현재의 플립플롭의 입력 ... )이 되므로 여기표에서 D(n)과 Q(n+1)은 같은 상태가 된다.(예제 6-3) 중복된 상태가 제거된 상태표가 다음과 같을 때 D플립플롭을 사용하여 동기 순차 논리회로를 설계하라

리포트 | 31페이지 | 5,000원 | 등록일 2017.12.31

다운로드 장바구니
[논리회로설계실험]Decoder와 Encoder설계

1. 실험 내용1) 3x8 Decoder - Data Flow Modeling 아래 진리표와 같은 값을 갖도록 Decoder를 설계하라.2) 3x8 Decoder ... - Behavioral Modeling(case문 사용) 동일한 진리표를 사용하여 설계하라.library IEEE; use IEEE.STD_Logic_1164.all;entity ... )) and (not x(2)) and EN; -- 단순히 입력에 대한 출력을 지정해 주는 것이 아니라 converter와 and_gate를 이용한 동작을 위해 회로도의 흐름에 따라서

리포트 | 7페이지 | 1,500원 | 등록일 2015.07.07

다운로드 장바구니
논리회로설계실험 스톱워치 설계과제2 결과보고서

논리회로설계 실험 설계과제 보고서 #2Stopwatch실험 배경 및 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계 ... 를 수행하였다. 순차회로에서 수행한 내용들이 stopwatch를 구현하는데 많이 사용되었으며 카운터 설계, finite state machine 설계 등이 있었다. 이와 같은 과제 ... 조합 논리 회로의 영역으로 구성한다. State machine은 밀리 머신과 무어 머신으로 구분된다.분주기 설정스탑워치에서 분, 초 초에 대하여 서로 다르게 분주기가 설정된 클록

리포트 | 9페이지 | 8,000원 | 등록일 2018.01.10

다운로드 장바구니

이전10개 1 2 3 4 567 8 9 10 다음10개

파워링크

신청하기