• 통합검색(4,395)
  • 리포트(3,694)
  • 자기소개서(481)
  • 시험자료(104)
  • 방송통신대(59)
  • 논문(51)
  • 서식(3)
  • ppt테마(2)
  • 이력서(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

verilog 논리회로 FPGA 게임 vhdl 실험12 멀티플렉서 자판기 설계 논리회로설계 아날로그
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 21-40 / 4,395건

  • 자료 표지
    논리회로설계실험 2주차 XNOR gate 설계
    의 Truth Table과 일치함을 확인할 수 있다.과제 조건에서 언급하였듯, AND, OR, NOR gate만을 사용하여 설계할 수 있다. AA’와 A’B’를 구현하기 위한 AND ... expression을 이용하여 과제 조건에 맞게 AND, OR, NOR gate만을 활용하여 XNOR gate를 구현할 수 있다.위의 그림과 같이 2 level AND OR gate로 설계 ... , NOT gate를 이용하여 설계하는 방법이다. XNOR gate의 Boolean expression은 AB + A’B’ 이므로, input a와 b를 각각 not_gate
    리포트 | 5페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험]VHDL을 활용한 CLOCK설계
    있다. 스탑워치, 카운터, 날짜표시등 우리의 일상에서 흔히 볼 수 있는 것들이 어떻게 논리회로적으로 코딩되고, 알고리즘화 되는지 알 수 있었다. 실습에서 이용한 Rov-Lab ... :00:00으로 초기화 되어서 나타나는 것으로 보인다.2)Algorithm 설명 및 이해이번 실습에서는 자일링스의 사용법을 바탕으로 clock을 설계해보았다. 5개의 process
    리포트 | 12페이지 | 2,000원 | 등록일 2021.06.26
    다운로드 장바구니
  • 자료 표지
    (디지털 회로실험)8421 Encoder의 논리회로 설계
    디지털실험설계 01.실험제목 : 8421 Encoder의 논리회로 설계Ⅰ 설계과정Encoder의 기능을 익히고, 부호변환 회로의 설계방법을 익힌다.조건 : 디지털 논리소자를 이용 ... 이 특징이다. 즉 0001 0001로 표현하는 것이다. 이렇게 하면 4비트씩 끊어서 해석할 수 있기 때문에 편리하다.Ⅲ 설계? 8421 encoder 논리회로를 설계하고, 10진수 ... 위 진리표를 바탕으로 부울함수를 구하면,A=1+3+5+7+9#B=2+3+6+7#C=4+5+6+7#D=8+9? 디지털 논리소자를 이용한 회로도를 설계한다.Maxplus
    리포트 | 5페이지 | 1,500원 | 등록일 2020.08.18 | 수정일 2022.02.16
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 7주차 Flip flop 설계
    하여 구현하였다. 마지막으로 testbench code를 작성하여 직접 설계한 두가지의 flip flop이 정상적으로 작동하는지 Modelsim의 simulation을 이용하여 파형 ... 점이 있었다. 이를 반영하여 코드를 작성해 주었다. 마지막으로는 testbench 코드를 작성하여 Modelsim의 simulation 기능을 이용해 설계한 flip flop ... 이 정상 작동함을 확인하였다.이 과정에서 CLK edge에서만 작동해야 하는 flip flop의 특성으로 인해 기존 Combinational Circuit을 설계할 때 사용
    리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 9주차 counter설계
    가 되므로 값이 변하게 된다. 이런 작동이 반복되어 D flip flop을 이용한 ripple counter 설계가 가능한 것이다.2.2) Ripple counter (JK flip ... 하여 ripple counter를 쉽게 구현할 수 있다.2.3) Ring counter (D flip flop)D flip flop을 이용하여 설계한 Ring counter의 sc ... 를 설계하는 코드에서 RESET = 1임에도 불구하고 이전 값인 0100을 그대로 출력하는 문제점을 해결하기 위해 D flip flop의 always 구문 코드를 수정
    리포트 | 6페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 자료 표지
    MOS 전류모드 논리회로를 이용한 저 전력 곱셈기 설계 (Design of a Low-Power Multiplier Using MOS Current Mode Logic Circuit)
    한국전기전자학회 이윤상, 김정범
    논문 | 6페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28
    다운로드
  • 자료 표지
    논리회로설계실험 BCD가산기 레포트
    논리회로설계 실험 설계과제 보고서주제 : #1 BCD 가산기 설계1. 설계 배경 및 목표1) 설계 배경컴퓨터는 2진법을 이용하여 계산을 한다. 그러나 사람이 볼 때에는 2진법 ... egment로 바꿔주는 디코더 논리회로를 설계할 수 있다.카르노맵을 만들 때, BCD 입력에서1010 _{(2)} 이상의 수는 사용하지 않으므로 모두 don't care term ... 10진법으로 바꾸는 BCD 코드를 이용한 가산기를 만든다.2) 설계 목표입력 받은 2개의 2자리 10진수를 BCD 가산기로 받아서 계산하고, 계산 결과를 3자리 10진수의 형태로 7
    리포트 | 14페이지 | 7,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    논리회로설계 실험 디코더 인코더
    논리회로설계 실험 예비보고서 #4실험 4. 디코더 & 인코더1. 실험 목표반가산기와 전가산기에 대해 알아보고 반가산기의 진리표와 논리식을 작성하고 그에 따른 논리회로를 그리고 ... hinbowling/60001489612인코더와 디코더의 관계도!5) 논리회로설계실험 국태용교수님 아이캠퍼스 강의자료http://terms.naver.com/entry.nhn ... 는 조합논리회로이고, 이를 부호기(encoder)의 반대 용어인 복호기로 부른다. 일반적으로 디코더는 n개의 입력선과 최대 2^n개의출력선을 가지며, 입력 값에 따라 선택된 하나
    리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 라인트레이서 레포트
    논리회로설계 실험 설계프로젝트 보고서주제 : 라인트레이서 설계1. 설계 배경 및 목표1) 설계 배경지금까지 여러 VHDL표현 방식에 대해서 배우고 그에 따른 여러 조합회로와 순차 ... 회로를 설계하였다. 순차회로에서 설계한 분주기 설정, finite state machine 설계 등이 linetracer를 설계하는데 많이 사용될 수 있었다. 또한 VHDL로 작성 ... 않아 테스트 벤치를 이용하여 스텝모터 작동원리와 적외선 센서의 작동 원리에 대하여 이해하고 line racer를 설계해본다.2) 설계 목표지금까지 배운 것을 사용하여 검은색 바탕
    리포트 | 15페이지 | 7,000원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    논리회로실험 병렬 가산기 설계
    논리회로설계 실험 예비보고서 #3실험 3. 병렬 가산기 설계1. 실험 목표1의 보수와 2의 보수에 대해 학습하고 병렬가산기, 병렬 가감산기를 논리기호를 사용하지 않고 설계 ... %B4%EC%88%983) 병렬 가감산기 : http://blog.naver.com/k97b1114/1401592913964) 병렬 가산기 : 논리회로설계실험 국태용교수님 아이캠퍼스 강의자료 http://www.icampus.ac.kr/ ... 회로오른쪽의 그림은 8bit 병렬가산기의 논리회로도이다. 구조를 자세히 보면 전가산기 8개가 쓰였다는 것을 알 수 있다.(4) 병렬 가감산기의 논리회로와 작동원리병렬 가감산기는 8개
    리포트 | 6페이지 | 1,500원 | 등록일 2021.10.01
    다운로드 장바구니
  • 자료 표지
    [논리회로 실험] 디멀티플렉서 verilog 설계
    다. 따라서 이번 실습에서는 디멀티플렉서의 동작을 이해하고, Verilog 또는 VHDL이 회로로 합성되는 과정을 이해한다.실습 내용실습결과논리식과Schematic설계디멀티플렉서 진리표제 ... 제목디멀티플렉서 설계실습 목적디멀티플렉서는 하나의 입력을 여러 개의 출력 중 하나로 전송한다. 4x1 디멀티플렉서는 하나의 입력을 4개의 출력 중 하나로 전송하며, 선택된 출력 ... 어변수출력S1S0Y0Y1Y2Y300I000010I001000I011000IY0=S1’S0’Y1=S1’S0Y2=S1S0’Y3=S1S0Schematic 회로도Verilog, VHLD
    리포트 | 2페이지 | 2,000원 | 등록일 2020.12.24
    다운로드 장바구니
  • 자료 표지
    전류 모드 다치 논리 CMOS 회로를 이용한 전가산기 설계 (Design of a Full-Adder Using Current-Mode Multiple-Valued Logic CMOS Circuits)
    본 논문에서는 전류 모드 다치 논리 CMOS 회로를 이용하여 4치-2치 논리 복호기, 4치 논리 전류 버퍼, 4치 논리 전가산기를 제안하였다. 제안한 전가산기는 15개 ... ns의 전달 지연과 0.45mW의 전력소모 특성을 갖는다. 또한 전가산기는 본 논문에서 설계한 복호기 및 4치 논리 전류 버퍼를 사용하면 기존의 2치 논리에 쉽게 적용할 수 있 ... 의 트랜지스터를 사용하여 기존의 2치 논리 CMOS 형태의 전가산기와 Current의 전가산기에 비하여 소자수가 각각 60.5%와 48.3% 감소되었으며, 이로 인해 면적 및 내부 노드수
    논문 | 7페이지 | 무료 | 등록일 2025.06.26 | 수정일 2025.07.04
    다운로드
  • 자료 표지
    전류모드 CMOS 4치 논리회로를 이용한 고성능 곱셈기 설계 (Design of a High Performance Multiplier Using Current-Mode CMOS Quaternary Logic Circuits)
    한국전기전자학회 김종수, 김정범
    논문 | 6페이지 | 무료 | 등록일 2025.03.21 | 수정일 2025.03.28
    다운로드
  • 자료 표지
    논리회로설계실험_디코더/엔코더 레포트
    논리회로설계 실험 결과보고서 #4실험 4. 디코더, 엔코더1. 실험 목표디코더와 엔코더의 원리를 이해하고 2x4 디코더와 4x2 엔코더를 응용하여, 3x8 디코더와 8x3 엔코더 ... 를 VHDL에서 동작적 모델링과 자료흐름 모델링으로 설계한 후 시뮬레이션을 통해 확인한다.2. 실험 결과- 실험 1.2x4 디코더를 설계하시오.1) 진리표InputOutputA ... 게 코딩되었다고 볼 수 있다.- 실험 2.4x2 엔코더를 설계하시오.1) 진리표InputOutputD _{3}D _{2}D _{1}D _{0}Y _{1}Y _{0
    리포트 | 12페이지 | 2,500원 | 등록일 2021.10.09
    다운로드 장바구니
  • 자료 표지
    [논리회로설계실험]VHDL을 통해 구현한 RAM
    1.목적(Purpose)이번실습은 ROM과 RAM의 차이에 대해서 알고, 실습으로는 RAM을 설계하는 실습이다. 이전에 배웠던 flipflop을 사용하여, RAM을 설계 ... 은 RAM을 설계한 후, 입력값으로, 주소값(addr), 데이터값(di), 그리고 모드(we)값을 받아, we값이 0일 때 read, 1일 때 write가 되어 출력값이 나오는 방식 ... 으로 설계하여본다.2. 배경이론(Background)1)ROM (read only memory)전원이 꺼져도, 정보를 저장하는 메모리로, n개의 입력변수에 개의 출력단자를 가지
    리포트 | 15페이지 | 2,000원 | 등록일 2021.06.26
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 10주차 up down counter설계
    으로 구현한다. 강의내용에서 다룬 두가지 machine의 기본적인 modeling방식과 작동원리를 참고하여 설계할 것이다. 마지막으로 testbench 코드를 작성하여 Modelsim ... 부터 001, 010, 011…111로 up 동작이 이어진다. 이후에 470ns이후에 MODE = 0으로 바뀌고나서 다시 down 동작이 일어난다. Moore machine으로 설계 ... . Mealy machine으로 설계한 module은 OUT이 현재 State와 MODE 둘의 조합에 따라 결정되므로 320ns에서 바로 up counter의 동작이 OUT으로 나타나
    리포트 | 7페이지 | 3,000원 | 등록일 2023.09.11
    다운로드 장바구니
  • 판매자 표지 자료 표지
    논리설계 및 실험 2 레포트 (디지털 IC 개요, 조합논리회로)
    리포트 | 15페이지 | 2,000원 | 등록일 2025.01.20
    다운로드 장바구니
  • 자료 표지
    논리회로 이론 및 설계 14주차 과제
    리포트 | 1페이지 | 1,000원 | 등록일 2020.11.30
    다운로드 장바구니
  • 판매자 표지 자료 표지
    디지털논리회로 나눗셈기 설계 보고서
    을 구현하는 두 가지 기본 연산입니다.그리고, 각 뺄셈 후에 제수 (1 or 0을 곱한 값)는 피제수를 기준으로 오른쪽으로 1 비트 이동합니다. 회로 구현의 경우 제수를 오른쪽 ... 뺄셈에는 피제수 LSB > 제수 LSB이여야 한다는 것이 필요하다. 이것을 “오버플로 방지”라 부른다. 결국 우리는 위와 같은 가정들을 만족하면서 나눗셈기를 설계를 하여야한다 ... . 그러기 위해 결과적으로 다음과 같음을 보인다.나눗셈기 알고리즘에 맞게 설계하기위해서는 다음 그림2를 사용하여 다음과 같이 작업한다. 1. 피제수 제수를 각각 Z와 D 레지스터
    리포트 | 9페이지 | 2,500원 | 등록일 2023.05.18
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 스탑와치(stopwatch) 레포트
    논리회로설계 실험 설계과제 보고서주제 : #2 STOPWATCH 설계1. 설계 배경 및 목표1) 설계 배경지난 설계과제를 통해 BCD가산기를 만들었고, 7segment를 통해 ... 차회로는 과거의 입력이 계속 현재의 출력에 영향을 미치는 것으로 위의 그림을 뜻한다고 할 수 있다. 즉 순차회로는 조합회로와 메모리를 합친 것이다.이는 순서논리회로, 프로토콜 ... 던 모든 설계 실습을 총망라 할 수 있는 스톱워치를 설계한다.2) 설계 목표VHDL을 이용하여 스탑워치를 만든다. 클록 분주기를 이용하여 실제 분, 초, 1/100초에 가깝게 클록
    리포트 | 13페이지 | 7,000원 | 등록일 2021.10.09
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 12일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
6:02 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기