"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 FPGA 게임 vhdl 실험12 멀티플렉서 자판기 설계 논리회로설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 181-200 / 4,400건

논리회로설계실험 프로젝트 7 segment 스탑워치

논리회로설계 설계 보고서 #21. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.7segment에 표시되는 스탑워치를 설계 ... 는 규칙이기 때문에, 이 규칙에 맞는 조건을 이용하여 회로를 설계해야한다.BCD 코드의 특성상 비트 4자리가 0~9 만을 나타낼 수 있기 때문에 입력 시에는 10 이상의 수를 4 ... debouncingSchematic● ex1 => debouncing 회로● clock => stopwatch 몸체2) 핀 할당(2) 설계 방법1) Stopwatch스탑워치 코드

리포트 | 15페이지 | 3,000원 | 등록일 2015.04.17 | 수정일 2016.03.26

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 논리함수와 게이트 결과 레포트 입니다

아날로그 및 디지털 설계 실습8# 논리함수와 게이트결과 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... 를 설계하였다. 그래서 아래의 그림 좌측과 같이 회로 구성이 복잡해서 오류가 많이 발생하였다. 그 후에 하나의 Quad 게이트에서 여러 개의 게이트를 사용하여 회로를 간단히 하여 성공 ... 의 출력 값은 0이 된다.③ XOR 게이트 : inputs 값이 서로 다른 경우에만 1이 출력된다.(2) 설계사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계

리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 논리함수와 게이트 예비 레포트 입니다

아날로그 및 디지털 설계 실습8# 논리함수와 게이트예비 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... 로 XNOR의 회로도를 설계하라. ABX001010100111(2) AND게이트와 OR게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고 딜레이를 가장 정확 ... ) 게이트를 사용하여 만든 4x2디코더의 기능에 대해 설명하고 그 정의에 따라 진리표를 만드고 4x2회로도를 설계하라.- 4x2 decoder는 2개의 Binary Input Signal

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니
논리회로설계, 7segment verilog 설계

논리회로설계7segment verilog 설계입니다.발표자료(ppt)와 verilog .v 파일이 폴더 안에 있습니다. verilog를 이용하여 7segment 회로설계를 할 때 유용하게 참고할 수 있습니다.

리포트 | 9페이지 | 1,500원 | 등록일 2012.01.12

다운로드 장바구니
논리회로설계실습-비교기-MUX-ALU-예비보고서

논리회로설계 실험 예비보고서 #5실험 5. 조합 회로 설계-비교기_MUX_ALU실험 목표비교기와 MUX, DEMUX 그리고 ALU의 작동에 대하여 이해한다. 이를 바탕으로 입력 ... unit)산술논리연산장치는 산술연산, 논리연산 및 시프트(shift)를 수행하는 중앙처리장치 내부의 회로 장치로, 독립적으로 데이터 처리를 수행하지 못하며 반드시 레지스터들과 조합 ... 란 두개의 입력을 서로 비교하여 그 결과를 알려주는 회로이다. 두개의 입력 A, B를 입력 받아 A가 B보다 큰 경우, A가 B보다 작은 경우, A와 B가 같은 경우를 세가지 출력

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
논리회로설계실습-비교기-MUX-ALU-결과보고서

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계 - 비교기, MUX, ALU1. 실험 목표4비트 크기의 이진수 A, B와 2비트 크기의 선택 신호 S를 입력으로 받아 5 ... 비트 이진수 Y를 출력하는 산술논리연산장치(ALU)의 동작을 이해하고 설계한다. 소스 코드 작성 시, 함수와 프로시저를 포함한 패키지를 사용하여 작성한다. 테스트 벤치 작성을 통해 ... 설계한 ALU가 정상적으로 동작하는지 시뮬레이션을 통하여 확인한다.2. 실험 결과 4가지 연산을 수행하는 산술논리연산장치(ALU)를 함수, 프로시저를 이용하여 작성하시오.(1

리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리설계회로실험

실험제목: 비교기(5장 결과 보고서)1. 예비조사 및 실험 내용의 이해 1.1 비교기란? - 비교기는 입력되는 두 수 A, B의 크기를 비교하여 어느 수가 큰지(또는 같은지)를 출력으로 나타내주는 조합회로이다. - 12345와 12678를 비교하는 방법은..

리포트 | 8페이지 | 1,000원 | 등록일 2009.04.01

다운로드 장바구니
05 논리회로설계실험 예비보고서(조합회로)

논리회로설계 실험 예비보고서 #5실험 5. 조합회로 설계1. 실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure ... 에 대해 알아보고 이를 이용하여 ALU를 설계해본다.2. 예비 이론(1) 비교기두 이진수의 크기를 비교하는 조합 논리회로로 비교를 통해서 생성되는 결과는 AB, A=B 가 있 ... 명령어 내에 있는 연산자들에 대해 연산과 논리동작을 담당한다. 두 숫자의 산술연산, 논리연산을 계산하는 디지털 회로이다.대부분의 ALU는 다음의 연산을 수행할 수 있다.정수형 산술

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
05 논리회로설계실험 결과보고서(조합회로)

논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계1. 실험 목표비교기, MUX, DEMUX, ALU에 대해서 알아본다.VHDL 문법 중 function과 procedure ... 것을 알 수 있다.3. 고찰ALU를 설계해 보았다. ALU는 중앙처리장치의 일부로서 컴퓨터 명령어 내에 있는 연산자들에 대해 연산과 논리 동작을 하는 디지털 회로이다. ... 를 이용하여 ALU를 설계해본다.2. 실험 결과실험 1. 8가지 기능을 가진 ALU 설계- 기능표S2S1S0논리식기능000Y = AA의 전송001Y = A + B가산010Y = A

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
[VHDL][논리회로] Full adder 설계(xor과 and or not)

[VHDL][논리회로] Full adder 설계A+받은 설계 입니다xor과 and or not 2가지로 설계

리포트 | 1,000원 | 등록일 2014.11.15

다운로드 장바구니
디지털논리회로 FSM 설계 유료 빨래방 구동회로

DIGITAL LOGIC CIRCUIT _ 디지털논리회로디지털논리회로유료 빨래방 세탁기구동회로 FSM 설계디지털논리회로(#1,Project1)제출날짜담당교수강성호 교수님조원1 ... .Title유료 빨래방 세탁기 구동회로 FSM 설계수업시간에 배운 Finite State Machine(FSM)을 통해 유료 세탁기의 동작을 컨트롤 할 수 있는 회로를 설계하시오.2 ... .Specification1. 회로의 복잡도를 줄이기 위해 스스로 가정을 세우고, 이를 바탕으로 설계할 수 있다.이는 전체 동작의 타당성을 해치지 않는 범위 내에서 가능하다.2

리포트 | 13페이지 | 3,000원 | 등록일 2013.10.28

다운로드 장바구니
논리회로실험 - 제 8장 VHDL의 순차 논리 회로 설계에서 Finite state machine을 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 8담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 291 ... . IntroductionVHDL의 순차 논리 회로 설계에서 Finite state machine을 설계한다. Mealy machine과 Moor machine 두 가지 방법으로 설계를 구상할 수 ... 있다. 이번 주에는 저번 주에 설계했던 binary code와 gray code를 참고하여 어떤 특정한 문자열이 나왔을 때 출력을 하는 회로를 상태도와 상태표를 그려서 설계해보

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
아주대 논리회로실험 설계 프로젝트 예비보고서(Stop Watch)

1. 설계 목적- FPGA를 이용하여 Stop Watch를 구현해보는 것이다. Quartus2 프로그램을 이용하여 Stop Watch가 작동할 수 있는 회로를 구성한 뒤 ... 어 그 때 reset 버튼을 누르면 둘 다 1의 값을 가지게 되어 clear 단자가 작동한다.3) 래치 (D Latch): 디지털 논리회로에 있어서 Latch는 하나 이상의 비트 ... 를 저장하기 위한 디지털 논리회로를 말한다. 하나의 데이터 입력과 Clock 입력, 하나의 출력을 가지며 출력 신호 변화는 Clock과 동기되지 않는다. 회로에서 입력이 시작되면 입력

리포트 | 7페이지 | 3,000원 | 등록일 2015.11.28

다운로드 장바구니
BCD-7세그먼트 디코더 논리회로 설계보고서

설계준비보고서 2009069160 김기훈? 설계 제목 - BCD-7세그먼트 디코더 논리회로 ?설계 목표-7세그먼트에 표시기라는 소자 및 BCD 코드에 대한 이해- 이론을 바탕 ... 로 변환하는 모양은 다음 아래와 같다.AND - OR의 게이트 꼴NAND - NAND 게이트 꼴4) 세그먼트 논리게이트 회로 구상Qurtus2를 이용한 실제 회로 설계2입력 AND ... 으로 BCD-7세그먼트 논리회로를 구성배경이론7세그먼트 표시기라고 하는 소자는 0에서 9까지의 숫자를 표시하기 위해 만들어진 소자로 그림과 같은 모양을 가지고 있다. 그림에서 알 수

리포트 | 5페이지 | 1,000원 | 등록일 2014.06.03

다운로드 장바구니
논리회로 설계실험 memory 설계

Memory 설계1. Introduction1)ROM과 RAM의 특징을 안다.2)RAM(Random Access Memory)를 VHDL로 구현 한다.3)VHDL 문법 중 ... Type declarations에 대해서 안다.2. Problem Statement① Describe what is the problem.Purpose: 메모리를 설계하려면 가장 먼저 ... 데이터를 저장할 수 있는 공간을 만들어야 하는데, 그 공간을 어떻게 만들 수 있는지와 데이터를 메모리에 쓸 때 어떤 문법을 사용하여 쓸 수 있는지에 대해 초점을 맞춰 설계

리포트 | 7페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
논리회로설계실험 FND(Flexible Numeric Display)제어 7 segments

Lec #8. FND(Flexible Numeric Display) 제어- 7 segments -1. 실험 내용1) 7개의 조각으로 나뉘어진 LED에 입력신호에 따라 숫자나 간단한 기호 점등2) 제어 데이터에 따른 숫자 점등표시할 숫자Segment 제어 데이터(MSB ..

리포트 | 5페이지 | 1,500원 | 등록일 2015.07.07

다운로드 장바구니
논리회로 실험 및 설계

논리회로 실험 및 설계1. 설계 목적 : 논리회로 이론을 기초로 하여 자판기를 창의적인 방법으로 설계한다.2. 제품 사양 :· 100원 동전, 500원 동전 입력· 200원 커피 ... 누르지 마세요6. 완성 회로도7. 자체 평가 :반환LED가 들어오는 부분과 초를 맞추기가 힘들어서 생각보다 설계시간이 오래 걸렸다. 좀 더 빨리 했으면 납땜까지 하여 직접 제작을 해 ... 회로는 모두 성공적이었고, 추가설계까지 완성했기 때문에 만족스러웠지만 직접 제작을 해 보지 못한 것과 설계시간이 너무 길었던 점이 아쉽다.

리포트 | 4페이지 | 1,000원 | 등록일 2009.10.15

다운로드 장바구니
[논리회로설계실험]1bit 비교기 와 4bit 비교기

1. 실험 내용 1) 1bit 비교기두 입력이 서로 같은지 또는 다른지를 비교하여 알려주는 회로로써 두 입력이 같으면 '1'을 출력하고, 다르면 '0'을 출력하는 회로 ... td_logic ; component comp_1bit -- 이용할 회로 지정 port( a : in std_logic ... ; begin key : comp_1bit -- 지정된 회로에 선을 연결 port map(input_a,input_b,output_eq

리포트 | 5페이지 | 1,000원 | 등록일 2015.07.07

다운로드 장바구니
논리회로실험17 동기식 카운터의 설계

논리회로실험 결과 보고서실험. 동기식 카운터 설계▶ 실험 데이터 및 관찰표17-2 J-K플립 플롭의 천이표현재상태다음상태QcQbQaQcQbQa00 ... xQaQcQb0100x001x111xx10xxKb = Qc Ja = Qc’Qb’ Ka = Qb회로 설계▶ 실험결과 정리.- 이 실험을 통해 동기식 카운터의 설계 방법을 배웠다. 현재상태 ... 를 설계 할 수 있었다.이 번 실험에서는 2진 0-8까지의 순차 회로를 구성하였는데 5와 7은 미사용 상태로 돈캐어 처리를 하였다. 돈캐어 처리를 카르노맵에서 적절하게 이용

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니
01 논리회로설계실험 예비보고서(And,or gate)

논리회로설계 실험 예비보고서 #1실험 1. 기본게이트 설계1. 실험 목표VHDL을 이용하여 AND gate와 OR gate를 설계한다.각 게이트를 설계 할 때, 동작적 모델링 ... logic device, 제조 후 사용자가 내부 논리 회로의 구조를 변경할 수 있는 집적 회로)와 같은 기능을 갖는 논리 블록들과 그것을 서로 연결하여주는 스위치, 행렬 등이 칩 내부 ... 에 내장된 소자- FPGA(field programmable gate array)산업 현장에서 엔지니어가 직접 디바이스를 프로그래밍하여 설계한 회로를 반도체 칩 상에 구현할 수 있

리포트 | 8페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기