"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 설계 vhdl pld 장단점 실험12 멀티플렉서 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 381-400 / 4,444건

판매자 표지

서강대학교 21년도 디지털논리회로실험 4주차 결과레포트 (A+자료) - Multiplexer, Tri-State, Exclusive-OR gate

디지털논리회로실험 4주차 실험 보고서목적-Multiplexer의 동작원리와 활용방법을 이해한다.-Three-state 소자의 동작원리와 활용방법을 이해한다.-Exclusive ... 다면 그111010111101표20-1 논리회로에 대한 진리표STEP 21:표20-1을 보면, 입력 DIO0~DIO3 중에서 1의 개수에 따라 출력이 나오는 것을 알 수 있다. 입력 ... switch이다. 이 때 n개의 입력이 존재한다면 selector 신호는 [log2n]개가 필요하다. selector의 논리적 조합에 따라 n개의 입력 중 출력과 연결할 입력신호

리포트 | 35페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
[PPT] 한눈에 들어오는 깔끔한 대학 / 취업 용 포트폴리오 양식 (프로젝트 관련)

공학부 이수교과과정 로드 맵 전기회로 및 실험 전자회로 및 실험 자동화 회로 실 무 전력전자회로 실 험 제도 및 CAD 3 차원 CAD 디지털 논리회 로 컴퓨터 프로그래밍 E ... , 기능 등을 직접 설계하고 작동 가능하도록 제작한다 . 교과목 소개 02 창의적 공학설계 창의적 설계 공학기법 (TRIZ) 를 결합시켜 팀으로 설계활동을 이해하고 직접 수행 ... 개요 04 헤드폰의 기본 원리를 배우고 이를 토대로 직접 외관 , 기능 , 재질 등을 결정하여 헤드폰을 만든다 . 인체공학적 설계 : 사람의 귀 모 양 을 본 딴 디자인 재질

ppt테마 | 10페이지 | 1,500원 | 등록일 2022.01.11 | 수정일 2022.01.16

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display

디지털논리회로실험 8주차 실험 보고서목적-Shift registers의 구조와 동작원리를 이해한다.-Multiplier 설계를 통해 shift register의 활용방법을 익힌다 ... .-4-digit 4-segment display의 구동원리를 이해하고 활용을 위한 회로를 설계한다.이론2-1. Shift registersshift register는 flip ... 설계이진수의 곱셉 과정은 마치 하나의 동작이 되풀이되는 모습과 같다. 4-bit 두 수를 곱해서 8-bit가 나오기까지, multiplier의 각 자릿수가 1인지 0인지에 따라

리포트 | 33페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)

디지털논리회로실험 프로젝트 보고서 – 가위바위보 게임(3단계)1. Block Diagram모듈들을 모두 연결한 Project 파일의 schematic일단 모듈들의 enable ... 의 제어 하에, state에 따라 특정한 동작을 수행하게 된다.이 회로 안에서 다루어야 할 데이터는 가위(S), 바위(R), 보(P), 안 눌림(no_press), 다른 키 눌림 ... . ControlUnit 모듈ControlUnit_RPS의 입출력 모듈ControlUnit_RPS 모듈은 lab7에서 state machine을 설계한 것과 마찬가지로 RPS_sm

리포트 | 26페이지 | 3,000원 | 등록일 2022.09.18

다운로드 장바구니
판매자 표지

서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers

디지털논리회로실험 6주차 실험 보고서목적- Flip-flop의 종류를 파악하고 각각의 동작원리를 이해한다.*SR-, D-, JK- flip-flop*setup time과 hold ... circuit은 현재의 입력 뿐만 아니라, 이전의 입-출력에 의해 만들어진 현재의 state에 의해서도 출력이 결정되는 회로이다. Sequential 회로는 Latch와 Flip ... Qpast Q’1110표6-1 – D latch의 tableSTEP 7:그림7-1 CLK_LFC를 이용한 D latch그림 7-1과 같이, 그림6-1의 회로의 BTN_0를 CLK

리포트 | 20페이지 | 2,000원 | 등록일 2022.09.18

다운로드 장바구니
디지털 시스템 설계 및 실습 전감산기 설계

와 위에서 빌린 수를 나타내야 한다. 전감산기 설계 과정을 통해 조합 논리회로를 Verilog 또는 VHDL로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통해서는 if ... 전감산기 설계1. 실습목적전감산기는 한 자리 이진수 뺄셈 시, 전가산기에서 더한 결과 캐리가 발생하는 것과 반대로 아랫자리에서 발생하는 빌림수를 고려해야한다. 그리고 감산한 결과

리포트 | 3페이지 | 1,000원 | 등록일 2020.11.02

다운로드 장바구니
회로의 대칭성을 이용한 다단계 논리회로 회로에서의 전력 최소화 기법 (Power Minimization Techniques for Logic Circuits Utilizing Circuit Symmetries)

한국정보과학회 정기석, 김태환

논문 | 8페이지 | 무료 | 등록일 2025.02.27 | 수정일 2025.03.06

다운로드
판매자 표지

기초전자회로및실험2 -ALUs(Arithmetic logic units)를 이용한 n-bit 계산기 설계

C ONTENTS 01 개요 02 설계 이론 및 PSPICE 결과 03 Q A개 요 1 1 . 개요 여러 가지 연산을 수행하는 논리 회로를 통해서 PCB 기판의 규격에 맞는 계산 ... 기의 회로를 만들고 구현한다 . 1. 입력 : DIP 스위치를 이용해 10 진수 입력 구현 2. 감가산기 : 감산기와 가산기의 차이와 유사성을 확인하고 두 개의 회로를 합쳐서 구현 ... 위한 출력 신호와 2 진수 6bit 값의 출력을 10 진수 값으로 바꾸어 FND 에 구현 ＂ ALUs(Arithmetic logic units) 를 이용한 n-bit 계산기 설계

리포트 | 15페이지 | 1,000원 | 등록일 2023.06.22 | 수정일 2023.06.25

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

를 이용하여 디지털 회로를 디자인 하기에 앞서 Schematic 설계를 수행해 본다. Schematic 설계는 ISE가 제공하는 여러가지 종류의 logic gate 심볼을 직접 불러와서 ... 배치하고 연결함으로써 디지털 회로를 디자인하고, Schematic 방식으로 설계한 logic을 최종적으로 FPGA Device Configuration까지 수행해서 동작을 확인 ... UNIT PRICE가 최저이고, 고집적도와 고성능화를 달성하여 고속, 저전력 IC 개발이 가능하다. 또한 독자적 설계에 의한 회로의 KNOW-HOW, 장치의 KNOW-HOW에 대한

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘, 화살표 등)

"verilog + fpga 엘리베이터 구현 코드 (층수, 문 열림닫힘, 화살표 등)"에 대한 내용입니다.

리포트 | 9페이지 | 2,000원 | 등록일 2023.10.12 | 수정일 2025.06.23

다운로드 장바구니
논리회로 (정연모) 기말 전체 족보 정리

의 timing trace 와 state diagram을 그리시오.2)state table을 그리고 jk f/f을 이용하여 회로를 그리는 과정을 보이시오.3) 이를 위한 ... 을 이용하여 설계하고 설명하시오.2) 병렬을 가진 이진 카운터를 이용하여 BCD카운터를 설계하되 CLEAR 입력을 사용하는 경우를 고려하여 그리고 설명하시오.4.1)SR F/F을 이용 ... erial adder를 설계하시오.2) 이를 D f/f 대신에 T f/f 로 변경하는 과정을 보이시오.3) 위 1)을 ASM으로 나타내시오.1. 다음을 간단히 설명하거나 답하시오.1

시험자료 | 2페이지 | 1,500원 | 등록일 2022.04.07

다운로드 장바구니
(A+/이론/예상결과/고찰) 아주대 논리회로실험 결과보고서10

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일:과목명: 논리회로실험교수명:조교명:분 반:학 번:성 명:전자공학부실험10 ... 하는 신호이며, 이 신호가 출력에 미치는 영향은 독립적으로 해석할 수 있다. 때문에 어떤 디지털 입력 값에도 그에 알맞은 아날로그 출력 값을 확인할 수 있다. 회로의 기본 설계 ... 으로 바꿨을 때의 출력파형? 실험 결과결선도회로? 간격 때문에 LM741을 옮긴 것을 제외하곤 같게 구성했다.결과Rf = 4.5kΩ , DAC OutputRf = 2.7kΩ

리포트 | 9페이지 | 1,000원 | 등록일 2021.10.24

다운로드 장바구니
논리게이트를 이용한 회로구성

중간 텀 프로젝트 : 논리 게이트를 활용한 회로 구성1. 목적논리 게이트 AND, OR, 반전기를 활용하여 회로를 구성해보며 기본 논리 기능을 이해한다.2. 이론- AND 게이트 ... = 5 V ? A = 5 V, B = 0 V ? A = 5 V, B = 5 V를 순차적으로 인가하여 LED ㅜ와 C에 나타나는 LED 점등 관찰그림 1. < 논리 회로 >5. 실험 ... 과정① 논리 회로를 보고, 회로도 구성하기그림 2. ② 회로도 분석하기 (동작 원리 설명)그림 3. ③ 회로도를 보고, 회로 구성하기④ 전압 인가하여 LED 점등 관찰① A = 0V

리포트 | 6페이지 | 2,500원 | 등록일 2020.11.19

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Decoder & 7-segments 실험

되는 회로이다. 예를 들어서 8개의 입력이 있다고 하면  개라고 표현할 수 있다. 여기서 3개가 출력된다는 의미이다. 인코더를 회로에서 사용되는 이유는 인코더는 어떤 정보 ... encoder은 의 진리표를 참고하여 회로를 그릴 수 있다. OR 게이트 소자인 74LS32 2개로 그린 회로가 들어가는 입력 신호가 4개이고 출력 신호가 2개인

리포트 | 7페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

[A+, 에리카] 2021-1학기 논리설계및실험 Verilog HDL 2 실험결과보고서

과 VHDL- FPGA나 집적회로 등의 전자 회로 및 시스템에 사용되는 하드웨어 기술 언어- IEEE 1364로 표준화되어있으며 회로 설계, 검증, 구현 등의 용도로 사용가능하다. ... - HDL을 사용해 설계를 할 경우 회로도 작성 대신 언어적인 형태로 전자회로의 기능을 구성한다.- 회로를 구성하는 Synthesis 부분과 회로의 동작을 가상으로 시험하는 Test ... - Behavioral level : 진리표와 같이 case를 이용하여 이루어지는 설계, 복잡하고 용량을 많이 차지한다는 단점으로 인해 사용을 지양하는 편이나, 회로의 동작을 가장 정확하고 쉽

리포트 | 6페이지 | 2,500원 | 등록일 2023.02.28

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,Latches & Flip-Flops

기본적인 기억장치 요소는 Latches이다. 일반적으로 Flip Flop은 Latches로 만들어진다. 래치는 Flip Flop안에서 가장 빈번히 사용하지만, 순차회로를 직접 구현 ... 다.1-1) SR Latches을 보면 SR래치는 엇갈린 쌍으로 된 NOR게이트로 만들어진 회로이다. 래치는 2개의 입력을 갖는다. S로 표시된 것은 set를 위한 것이고 R

리포트 | 11페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
판매자 표지

[A+보장]한양대에리카A+맞은 레포트,논리회로설게및실험,MUX & DEMUX

중에서 어느 한 입력신호를 선택해 출력회로를 전달해주는 기능을 수행하는 데이터 선택 논리회로이다. 그리고 먹스를 활용하면 여러 개의 장치가 하나의 전용선을 공유할 수 있게 한다 ... Chapter 1. 실험 목적MUX와 DEMUX의 원리를 확인 할 수 있다. Chapter 2. 관련 이론1. Multiplexer(MUX)먹스는 여러 개의 회로에서 입력된 신호

리포트 | 9페이지 | 2,500원 | 등록일 2024.05.21

다운로드 장바구니
디지털 논리회로 실험 3주차 Encoder와 Decoder 결과보고서

디지털 논리회로 설계 및 실험결과보고서주제 : Encoder 과 Decoder소속: 공과대학 전자전기공학부수업: X X,X XXX 교수님 XXX 조교님제출 일자: 20XX년 X월 ... 는 조합논리회로이다. 부호기는 입력에 대해 고유한 2진코드를 생성하는데, 2개의 입력이 들어올 때 n개의 출력을 갖게 하는 기능이 있다. 스위치 A0, A1, A2, A3 중에 A ... ’이 되어 출력값은 숫자 7이 나오게 된다.사진 5. 4.1.3 실험2. 응용 실험(1) [그림 2]의 부호기 회로에 두 개 이상의 입력이 1인 경우 중 한 가지를 골라 어떤 일이

리포트 | 12페이지 | 2,000원 | 등록일 2021.04.22

다운로드 장바구니
계층적 설계 회로의 실시간 시각적 디버깅 방안연구 (A Study on the Real-Time Visual Debugging of Hierarchically Designed Logic Circuits)

한국소프트웨어감정평가학회 기장근, 권기영

논문 | 8페이지 | 무료 | 등록일 2025.06.01 | 수정일 2025.06.05

다운로드
판매자 표지

성결대 논리회로실습 기말고사

적 사고력과 문제 해결 능력을 기를 수 있습니다.하드웨어와 소프트웨어 통합 학습논리회로 설계는 하드웨어와 소프트웨어 간의 상호작용을 이해하는 데 필수적입니다.산업 실무와의 연계 ... 게이트를 이용한 간단한 회로 설계.부울 대수 및 간소화카르노 맵(K-map)을 이용한 논리식 간소화와 그 구현.조합 논리 회로 설계반가산기, 전가산기, 디코더, 멀티플렉서, 디 ... 멀티플렉서 등 조합 논리 회로 설계.순차 논리 회로 설계플립플롭(RS, D, T, JK)을 사용한 레지스터, 카운터 설계.FPGA 및 HDL 실습Verilog 또는 VHDL을 이용

시험자료 | 4페이지 | 45,000원 | 등록일 2024.12.06

다운로드 장바구니

이전10개 15 16 17 18 192021 22 23 24 다음10개

파워링크

신청하기