"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 FPGA 게임 vhdl 실험12 멀티플렉서 자판기 설계 논리회로설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 281-300 / 4,395건

논리회로2 `엘리베이터/엘레베이터` 설계&제작 발표자료

기말 프로젝트 발표 2009 년 2 학기 - ㅇㅇㅇ ㅇ 조 - - 1 - 논리회로 2목 차 1 일정 - 2 - 2 주제 3 기능 4 설계 5 회로 6 동작화면 7 평가 8 업무 ... 제 조합논리회로 와 순차논리회로 를 응용하여 설계 해본 카운터 를 활용하기 위해 프로젝트 주제로 엘리베이터 를 선정 . 원하는 층을 입력 받아 현재 층과의 크기 비교 를 통해 ... 분담- 3 - 1. 일 정 주 제선정 및 일정계획 , 관련자료 수집 [1 주차 ] 세부설계 모듈별 업무 분담 , 필요한 부품 확인 [2 주차 ] 부품 구입 , 브레드 보드에 모듈

리포트 | 25페이지 | 1,000원 | 등록일 2010.06.12

다운로드 장바구니
논리회로설계실험 프로젝트 - vhdl을 이용한 ATM기 설계

ATM기 설계(Final-term Team Project)1. Purpose학기 수업 중 배웠던 VHDL의 이론을 바탕으로 프로그램을 구현한다. 입, 출력이 있는 VHDL프로그램 ... 의 특성을 활용해서 일상생활에서 널리, 유용하게 사용되고 있는 ATM(Automatic Teller Machine)을 설계한다.2. Problem statement① ... Describe what is the problem.ATM기로 한 은행만 거래하는 것이 아니기에 여러 금융기관(우리은행, 신한은행, 농협 등등)의 서비스를 제공하는 ATM기를 설계해아 한다

리포트 | 20페이지 | 3,000원 | 등록일 2009.06.24

다운로드 장바구니
디지털도어락(digital door lock)설계-논리회로설계실험

Digital Door Lock중간고사 대체 Project 과제 : Digital Door Lock 설계1. 프로그램 설명흔히 전자키로 쓰이는 digital door lock ... 을 간단하게 설계해 보았다. 비밀번호를 변경하는 기능과 문을 여는 기능 두 가지를 수행할 수 있다.먼저 비밀번호는 ‘*’과 ‘#’을 제외한 6가지 숫자로만 설정할 수 있다. 이 비밀 ... 에 잘못된 비밀번호를 누르거나, 비밀 번호 변경 시 * 또는 # 버튼을 잘못 누른다거나 할 때 값이 ‘1’로 변하는 std_logic형 output값이다. 실제 모델 설계 시

리포트 | 16페이지 | 4,000원 | 등록일 2009.10.23 | 수정일 2015.11.04

다운로드 장바구니
논리회로 순차회로 : 기말과제, 명제를 설정하고, 상태할당, 축소, 여기식 및 출력식을 구하고 회로도를 설계한 후 하드웨어로 구현하여 검증

논리회로 기말 Project로써 명제 설정 및 상태 할당, 축소, 상태도 및 상태표를 통해 여기식, 출력식을 구하고, 회로도를 설계, 결과적으로 하드웨어를 구성함에 대한 내용임

리포트 | 10페이지 | 2,500원 | 등록일 2014.11.22

다운로드 장바구니
기본 GATE 설계 예비 보고서입니다 - 논리회로설계

실험제목: 기본 GATE 설계(예비보고서)- 목 차 -1. 예비조사 및 실험 내용의 이해1.1 기본게이트란? (정의)1.1.1 AND 게이트1.1.2 OR 게이트1.1.3 NOT ... 1.1.4 NAND1.1.5 NOR1.1.6 XOR1.1.7 XNOR1.2 기본게이트의 특징 (논리기호)1.2.1 AND 게이트1.2.2 OR 게이트1.2.3 NOT1.2.4 ... XNOR1. 예비조사 및 실험내용의 이해1.1 기본게이트란?1.1.1 AND 게이트AND 게이트는 2개 이상의 입력과 1개의 출력으로 구성된 논리게이트이며, 출력 신호는 입력 신호

리포트 | 5페이지 | 1,000원 | 등록일 2009.04.12

다운로드 장바구니
[디지털논리회로실험]텀프로젝트 - Finite state machine과 counter를 이용한 메시지 전송기 설계(FPGA)

, Johnson counter등이 있고, 10진수로 변환하여 표시한다. 실험과정1. 회로의 작동순서(FSM)2. 설계 전체 회로3. 사용 세부 회로 ... . 2) Counter-반복해서 일어나는 현상의 수를 세는 장치이다. Flip-flop 회로로 구성한 2진 counter나 n진 counter, ring counter

리포트 | 17페이지 | 2,000원 | 등록일 2014.05.06 | 수정일 2014.06.29

다운로드 장바구니
논리회로실험 - 제 7장 3비트 updown counter로 binary와 gray 코드로 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 7담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 221 ... . IntroductionVDHL의 순차 논리 회로 설계에서 Mealy machine과 Moor machine을 이해하고 이를 3비트 up/down counter로 binary와 gray 코드 ... 로 설계한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)FSMFSM이란 Finite state machine의 약자로 일정한 천이 가능한 상태 내에서만 동작하는 순차 논리

리포트 | 20페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
순서논리회로 설계를 D, T, JK, SR 플립플롭으로 나타냄.

' AB' BC' CX1X2Z결 론(Conclusion)• 이번 과제는 우리 주변의 순서논리회로를 다양한 플립플롭(D, T, SR, JK)으로 설계해 보는 것이었다. • 5가지의 상태 ... Table 8.2 Karnaugh Map 8.3 회로도 9. 출력 회로 10. 결론(Conclusion)개 요 (Outline)• 문제 제기 : 우리 주변에서 순서논리회로를 이용 ... 들을 바탕으로 D, T, S-R, J-K Flip-Flop을 이용한 회로 를 설계하시오.개 요 (Outline)• 기본 골격은 페르시아의 왕자(Prince of Persia) 의 게임

리포트 | 28페이지 | 8,000원 | 등록일 2010.06.24

다운로드 장바구니
논리회로실험 - 제 3장 4bit Carry Lookahead Adder를 이용한 가산기 설계 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 3담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 101 ... 가 제대로 되었는지 확인해본다.2. Design(1)어떠한 회로를 설계할 것인가-4bit Carry Lookahead Adder1)우리가 오늘 설계할 가산기이다. 크게 세 가지 ... 번에 모든 비트를 계산하는 방법을 설계해보도록 한다. 4bit Carry Lookahead Adder를 이용하여 가산기를 설계해 본다. 설계한 후 이론값과 결과값을 비교하여 설계

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로설계실험 1bit 비교기, 4bits 비교기

는 회로.1비트 비교기는 두 입력이 같으면 ‘1’을 출력하고, 다르면 ‘0’을 출력하는 회로.library ieee; use ieee.std_logic_1164.all;entity

리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
[보고서+소스코드]아주대 논리회로실험 기말프로젝트 VHDL 신호등 설계(Traffic Lights) 보고서

들을 설계할 것이다. 예를 들면 주어진 소스중 지연시간이 필요할 경우 들어오는 Clock을 카운팅 함으로써 원하는 시간 동안 지연을 가능하게 하는 Clock Counter 소스

리포트 | 30페이지 | 3,800원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
Verilog 및 Quartus ll를 이용한 논리회로 설계/택시미터기 구현/소스코드/설명서/최종 PPT

●택시미터기 상태를 결정 하는 SWITCH가 3가지 있다. ●DIP SWITCH1번, DIP SWITCH2번과 DIP SWITCH3번을 사용한다. (S11/3번째 줄 DIPSWITCH)●SWITCH에 따른 상태를 표로 나타냈다.

리포트 | 1페이지 | 4,000원 | 등록일 2013.11.06 | 수정일 2014.06.24

다운로드 장바구니
2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 8장 논리함수와 게이트

아날로그 및 디지털 회로 설계 실습결과 보고서실습 8. 논리함수와 게이트조제출일작성자조원8-4. 설계실습 내용 및 분석8-4-1 설계한 논리게이트 구현 및 동작(A) Low(0 ... 0010101001103. XOR입력출력입력 A입력 B출력 X000011101110출력이 High(1)일 때의 출력출력이 Low(0)일 때의 출력논리 회로의 구현위의 그림처럼 AND, OR, NOT ... 한 다음, NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성하였다. 출력은 모두 진리표대로 정상으로 나오는 걸 확인하였다.논리 회로의 구현AND 게이트(8

리포트 | 9페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

다운로드 장바구니
2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비보고서 8장 논리함수와게이트

아날로그 및 디지털 회로 설계 실습예비 보고서실습 8. 논리함수와 게이트조7조제출일2016-11-17학번, 이름8-1. 실습목적여러 종류의 게이트의 기능을 측정하여 실험 ... , OR, NOT 게이트로 XNOR의 회로도를 설계한다.1. NAND2. NOR3. XOR4. XNOR(B) AND 게이트와 OR 게이트 각각의 입출력 시간 딜레이를 측정할 수 있 ... delay 값이 작아 측정하기가 어려우니 여러개를 직렬 연결하여 측정한 다음 개수로 나누어주는 것이 좋다.8-3-2 NAND 게이트 설계 및 특성 분석(A) Vcc를 5V (논리값 1

리포트 | 5페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

다운로드 장바구니
비교기 반감산기 전감산기 설계(쿼터스,논리회로)

1. 목표 설정 ▶ 논리게이트를 이용하여 반감산기, 전감산기를 설계하라.2. 목 적 ▶ 논리게이트를 이용하여 반감산기, 전감산기의 진리표로부터, 논리식, 논리회로 ... 도록 간단화 시킨다. ▶ NAND게이트를 선정 사용하여 반감산기의 논리회로를 설계하라. ▶ 피감수를 , 감수를 , 자리내림수를 ,라 하고 이들을 입력으로 하여 감산결과인 차 ... 한 논리식으로 논리회로를 설계한다.성능Y논리게이트로 구성된 회로로, 입력상태에 따라 일정한 출력을 가진다.규격 / 표준N반감산기● 2개의 2진수 입력과 2개의 2진수 출력을 가지

리포트 | 7페이지 | 1,000원 | 등록일 2010.06.22 | 수정일 2015.12.26

다운로드 장바구니
[논리회로] 조합논리회로 설계 교안

{대 상고등학생일시2002년 ?월 ?일 2교시장소17-143발표자학 습 문 제1. 조합 논리 회로 설계1 조합 논리 회로의 설계 순서2 간소화된 함수를 사용한 조합 논리 회로 ... 의 구성3 조합 논리 회로 설계 응용학 습 목 표1. 시스템을 분석하고 진리표를 작성할 수 있다.2. 최소항을 이용하여 출력 함수를 유도할 수 있다.3. 출력 함수를 이용하여 조합 ... P)(주위 환기 과정에서 이야기한 내용과 연결하여 설명)조합 논리 회로 설계에 전체적인 순서 설명(P95~96)P96 개요도 설명설명을 듣고 대답한다.OHP 자료{단 계학 습

리포트 | 3페이지 | 1,000원 | 등록일 2003.04.20

다운로드 장바구니
[디지털논리회로] dash Watch (STOP WATCH) VHDL로 설계하기[쿼터스]

(6는 그 때 분주한 것을 참고로 설계에 접목을 시켜 난제를 풀어나갔다. 그런데 이 분주한 것에 대해 친구가 반론이 들어왔었는데 그 친구의 논리는 보드에서 50Mhz를 넣어주게 되 ... ?개인별 설계 프로젝트?최종 보고서?< DASH WATCH >목 차0. 추진계획 ------------------------------------------ 11. write a ... 는 것이었다. 그 친구의 논리도 들어보면 맞지만 내가 생각해낸 논리역시 정확하다고 믿었기에 그대로 밀고 나갔다. 나의 논리는 위 코드에서 나와있듯이 50M번을 돌았을 때가 0.01

리포트 | 30페이지 | 2,500원 | 등록일 2009.05.09

다운로드 장바구니
[디지털 논리회로 설계]부울대수(boolean algebra)및 조합논리회로 설계

부울대수(boolean algebra)및 조합논리회로 설계부울대수(boolean algebra)의 개념- 부울대수는 논리회로를 수학적으로 해석하기 위해 영국의 수학자 George ... 하여 처리하는 이진 논리회로로 구성되고, 이러한 이진 논리회로는 부울대수식으로 관계를 표현하기 때문에 회로의 동작 원리를 나타내는 부울대수에 관한 이해가 있어야 함- 일반적인 수학 ... 경우, fundamental products는,,,,,,,부울함수의 대수적 간소화- 논리회로 구현시 소자의 최소화- 문자 : 게이트의 입력- 항(term) : 게이트의 출력- 대수

리포트 | 15페이지 | 1,000원 | 등록일 2006.05.12

다운로드 장바구니
[논리회로]디지털회로 설계의 기초 1장 연습문제

연습문제다섯 비트 2의 보수 표현법으로 나타낼 수 있는 모든 정수를 이에 상응하는 2진수와 함께 표현하시오.2진수는 부호과 크기법으로 표기함2의 보수 표현법 10000은 -32의 값으로 5비트 2진수로는 표현 불가능2의 보수 표현법2진수2의 보수 표현법2진수0000**..

리포트 | 9페이지 | 1,000원 | 등록일 2006.05.20

다운로드 장바구니
[논리회로설계실험]논리회로설계실험 제 9장 Encoder와 Decoder

고, 논리회로는 [그림 9-2]와 같다.[그림 9-1] 10진 to BCD Encoder⒜ 블록도10진 to BCD EncoderInputOutput10진수BCD CodeABCD000 ... *************0011401005010160110701118100091001⒝ 진리표[그림 9-2] 10진 to BCD Encoder 논리회로⑵ 디코더(Decoder ... 는 [그림 9-3]과 같고, 논리회로는 [그림 9-4]와 같다.[그림 9-4] 10진 to BCD Decoder 논리회로3. 사용 기자재 및 부품?논리실험기 (Digital Logic

리포트 | 8페이지 | 2,000원 | 등록일 2005.04.09

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기