"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

verilog 논리회로 FPGA 게임 vhdl 실험12 멀티플렉서 자판기 설계 논리회로설계 아날로그

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 321-340 / 4,400건

부울대수 및 조합 논리 회로 설계

4. 부울대수 및 조합 논리 회로 설계-예비 보고서-(1) 부울공리 및 정리를 사용하여 식을 증명하여라.A + B = A +BA + *B = ((A + *B)')' ------- ... +~ A `` bar B ``C ~+~ A `` B `` bar C ~+~ A `` B ``C부울 대수식④ sum-of-products 방정식을 얻었으면, 그에 대응하는 논리회로 ... 하고, 논리합부분은 4-input OR 게이트로 표현하면 Fig. 2-7과 같이 된다.- Fig. 2-7이 Table 2-3의 진리표의 동작을 하는 회로의 한 가지 예이다.= 이

리포트 | 5페이지 | 1,000원 | 등록일 2003.11.07

다운로드 장바구니
[회로실험] 논리게이트를 이용한 가, 감산기 설계

Tool Tutorial차 례1. Introdution 3~102. Materials & Methods 11Introdution- 실험목적논리 회로 설계에 사용하는 Function ... program의 사용법 숙지 및 Simulation을 이용한 논리 회로의 작동 여부 확인하게 된다.- 배경 및 이론 = 1 \* GB3 ① Multisim 화면 구성 = 2 ... 출력 가능 = 4 \* GB3 ④ Logic Analazer디지털 16bit data를 입력받아 파형 출력 = 5 \* GB3 ⑤ Logic converter논리회로를 진리표

리포트 | 11페이지 | 1,000원 | 등록일 2005.06.30

다운로드 장바구니
[논리회로]동기식 카운터 설계(4비트)

{12. 순차 회로 설계(4비트 동기식 카운터)[목적]1. 4비트 동기식 카운터의 개념과 동작 특성을 익히고, PLD를 이용한 회로 구현.[기본이론]카운터는 순차회로들 중 ... 에서 가장 간단한 회로이다. 4비트 동기식 카운터 설계의 순서는 1. State Diagram, 2. Transition table, 3. Input equation(table), 4 ... . Circuit design으로 설계할 수 있다. 4비트 동기식 카운터는 (2n-1)인 0부터 15까지 계수할 수 있는 동기식 카운터를 의미한다. 4비트 동기식 카운터의 계수 순서

리포트 | 5페이지 | 1,500원 | 등록일 2004.09.18

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 2-예비,결과 보고서

보다 verilog로 시뮬레이션한 회로의 지연시간이 더 작았다. 그러나 실험1과 실험3은 각각 schematic과 gate-level로 설계 했음에도 불구하고 실험1에 보이지 않 ... 았던 노이즈가 실험3의 waveform에 나타났다. 이것은 실험1의 설계 시 문제가 있었을 것으로 보이지만 schematic 회로도를 검토한 결과 찾아내지 못했다.4) 3-bit c ... 지만, 불러왔을 때 또 다른 객체를 만들 수 있는 기본 설계가 될 수 있다. 각 module은 고유 이름을 지정해주어야 하고 그 고유이름으로 불러와서 사용할 수 있다.② 1-bit

리포트 | 9페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 5-예비,결과 보고서

듯이 simulation결과에는 아무 이상이 없었음을 알 수 있다.이전까지의 실험, 즉 실험4까지는 조합논리회로를 설계하는 실험이었다. 하지만 이번 실험5부터는 순서논리회로를 설계하는 실험이었다. ... 조건과 부합하는 회로임을 알 수 있다.4) D F/F을 이용하여 synchronous parallel load 기능이 있는 4-bit shift register를 설계하시오.이 s ... -bit shift register를 실제로 설계할 때, schematic과 똑같이 회로를 구성했지만 제대로 작동이 되지 않았다.다음 페이지의 waveform에서 확인할 수 있

리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 3-예비,결과 보고서

설계이 회로도는 예비보고서에 작성했던 BCD code의 9의 보수기 논리도를 바탕으로 설계과정에 필요하다 생각되어 7조의 회로도를 참고하여 작성한 것이다.9의 보수기에는 7404 ... 해서 설계한 논리도를 바탕으로 7조의 회로도를 참고해서 작성했다.이 회로 설계에는 7404, 7408, 7411, 7427, 7432 총 11개의 IC를 사용했다. 실험중 ... 기 Schematic설계④ BCD-to-7-segment decoder의 진리표를 작성하시오. 이 회로의 입출력 및 동작은 다음과 같다.A. 입력: 4 자리 BCD codeB. 출력: 7-s

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I-예비,결과 보고서

Verilog 및 Quartus II를 이용한 논리회로 설계 실습 I실험1 예비보고서① 3-to-8 line decoder의 동작에 대하여 조사하고 다음의 진리표를 완성하시오. ... XXX11④ Digital 회로를 Verilog을 사용하여 설계하는 방법과 schematic을 이용하여 설계하는 방법을 비교하시오.-> Verilog를 사용하여 설계하는 방법 ... 으로 회로도를 그려서 설계를 할 수 있다.⑤ Verilog의 behavioral modeling과 gate-level modeling의 차이점은 무엇인가?-> behavioral

리포트 | 8페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 4-예비,결과 보고서

를 나타내는 신호(NEG)와 절대값으로 변환하여 7-segment display에 표시될 수 있도록 하는 회로를 설계하시오. 즉 adder의 결과가 1110( = -1)이면 NEG 값 ... (1) 설계된 priority encoder의 동작을 설명하고, 구현된 회로의 동작과 시뮬레이션 결과를 비교하여 설명하시오.y0y1y2y3y4y5y6y7ABCD ... 2진수로 000이 출력되며 순위가 한 단계씩 높아지면 2진수가 점점 커져서 최상위인 y0이 1일 땐 111을 출력한다.(2) 설계된 adder의 동작을 설명하고, 구현된 회로

리포트 | 6페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
Verilog 및 Quartus II를 이용한 논리회로 설계 실습 6-예비,결과 보고서

hem 1)의 회로를 Moore machine으로 설계하시오.Moore machine의 상태도를 작성하면 다음과 같다.Moore machine sequence detector 상태도S ... 에 작동한 셈이다. 이것의 구체적 동작원리를 다시 살펴보면 위에 설계된 회로에서는 잘 보이지 않지만 S0는 위쪽의 74194의 S1에 S1은 S0에 연결되었다. 즉 S0=0, S1 ... 실험6 예비보고서1) 입력 sequence 0101을 detect하는 Mealy machine을 상태도, 상태표, 상태할당을 하여 설계하고 시뮬레이션 하시오.Mealy

리포트 | 13페이지 | 1,000원 | 등록일 2009.01.25

다운로드 장바구니
[공학]논리회로 설계) Exclusive-OR Gate (7486),그레이 코드

1. 실험목표? 논리 게이트를 구현하여 출력 상태를 기록하고, 다른 논리게이트와 비교 해 본다.패리티 비트 검사기 회로와 그레이 코드(Gray Code) 변환기 회로가 어떤 기능 ... 을 하는지 알아본다.2. 실험 이론? Basic? 논리 게이트는 디지털 회로를 만드는데 있어 가장 기본적인 요소이다. 대부분의 논리 게이트들은 두 개의 입력과 한 개의 출력 ... 논리게이트는 AND, OR, XOR, NOT, NAND, NOR등 모두 6개의 종류가 있다.? Core? Exclusive-OR Gate (7486)? Exclusive-NOR

리포트 | 6페이지 | 1,000원 | 등록일 2006.10.16

다운로드 장바구니
연세대학교 2008년 디지털 논리회로 토카안/김홍식/테오벵진 교수님 프로젝트(플립플롭을 사용한 스톱워치 설계)

이번의 Term Project는 C언어를 사용해서, 스톱워치를 설계하는 것이다. 스톱워치는 간단한 시작/정지 버튼과, 리셋 버튼을 가지고 있다. 스톱워치는 0.01초 단위로, 4 ... 개의 숫자결과가 출력된다(XX.XX초). 이를 설계하기 위해서는 스톱워치의 숫자결과당 하나의 카운터, 즉 네 개의 카운터가 필요하다. 그리고, 하나의 카운터는 각각 4개의 플립플롭

리포트 | 10페이지 | 2,000원 | 등록일 2011.12.18

다운로드 장바구니
논리회로 ABEL 프로젝트 (학번, 이름 이니셜 나타내는 프로그램 설계, 소스코드, 사진 모두 첨부)

ABEL PROJECT 보고서 PLD 란?

리포트 | 21페이지 | 5,000원 | 등록일 2008.11.18

다운로드 장바구니
결과보고서 // 9.순서논리회로의 해석과 설계 10.비동기식계수기 11.동기식계수기

수 있었다.up-카운터와 down카운터의 회로와 펄스파형을 통해서 동작원리를 정확히 알게 되었다.10진 계수기를 설계할 때 교재에 있는 회로를 보고하였는데 제대로 작동하지 않 ... 실험3.비동기식 10진 계수기 설계십진계수기를 만들기 위해서는 1010(2)발생후 0000으로 되돌아가야한다.CLR을 이용하여 Q1과Q3에 1이 발생시 NAND게이트와 AND ... 게이트를 통해 CLR을 작동시켜 초기화를 시킬 수 있다.*결론 및 고찰비동기식 count-up계수기와 count-down계수기는 생각보다 회로가 간단하여 어려움없이 실험을 성ㄱㅇ시킬

리포트 | 11페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

다운로드 장바구니
[논리회로설계] BCD-to-7세그먼트 설계

※ BCD-to-7세그먼트 설계하기1) Dual 4-Bit Up Counter(74393)와 BCD-to-7세그먼트 디코더(74248), 논리 게이트로 만든 BCD-to-7 ... 화시키기 위해서는 B와 D의 출력을AND게이트로 묶어 나온 신호와 OR게이트로 묶어 CLEAR단자의 입력신호로 준다.6) 논리 게이트로 BCD-to-7세그먼트 디코더 설계하기.10진수 ... 74248 디코더 사용)※ BCD-to-7세그먼트 설계도(논리 게이트로 설계한 디코더 사용)(뒷장과 연결됨)※ Clock펄스의 신호를 지연시키는 counter(Clock 입력시간 : 0.67초)를 이용한 BCD-to-7세그먼트 설계도

리포트 | 7페이지 | 1,000원 | 등록일 2003.12.12

다운로드 장바구니
[디지털 논리회로 설계] 비동기식 / 동기식 카운터

종류(이진, ÷계수기)를 설계하고 이의 동작을 확인한다.2. 관련이론1) 동기식 순차회로와 비동기식 순차회로순차회로는 동기식 순차회로와 비동기식 순차회로로 구분할 수 있다. 동기식 ... -3. 3비트 이진 카운터 상태천이도이제 카운터 회로를 직접 설계해보자. 예를 들어 클럭펄스가 인가될 때마다 0부터 5까지 차례로 세는 modulo-6 카운터를 설계한다고 가정하자 ... 실험 9, 10 비동기식 / 동기식 카운터1. 실험목적 :* 비동기식으로 리플카운터형태의 이진카운터를 구성하고 최대 동작 주파수 등의 회로 특성을 측정한다.* 동기식 계수기 2

리포트 | 8페이지 | 1,000원 | 등록일 2005.05.21

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 8장 병렬가산기 및 감산기

도그러나 두 개의 4 bit 2진수를 더하는 회로는 하나의 칩(7483)으로 설계되어 있으므로 IC 7483 칩을 이용하면 더 간편하게 구성할 수 있다.4 bit의 2진 병렬 가산기인 ... 제 8장 병렬 가산기 및 감산기? 실험 목적MSI/LSI 칩들의 기능을 직접 수행해보고, 이들 침을 이용한 여러 연산회로를 구성하여 그들의 동작원리를 실습을 통하여 이해 ... 한가 가산된다.(3)와그리고의 가산.(4)와그리고의 가산.(5)와의 가산 결과 발생한 캐리은 상위단이 없으므로가 된다.위와 같은 4 bit의 2진수 두 개를 더하는 병렬 가산기 회로

리포트 | 7페이지 | 1,500원 | 등록일 2005.03.30

다운로드 장바구니
[디지털 논리회로]Flip Flop을 이용한 Clock 제어회로 설계

디지털 논리 회로 Final Proj.- 동기 Clock에 의한 제어회로 설계 및 제작 과제 -1. Problem Description- 마지막으로 주어진 과제는 JK Flip ... 고, Counter와 7-Segment에 대한 이해도 회로 제작에 들어가는 것이 회로의 이해와 제작을 위해 필요한 과정이라고 생각한다.2. 설계1) 기본 설계(1) State Diagram ... -Flop, Logic gate, Decoder, Debounce Switch 그리고 Counter와 7-Segment LED를 사용하여 6개 state를 LED로 표현하는 회로

리포트 | 14페이지 | 2,000원 | 등록일 2004.03.14

다운로드 장바구니
논리회로 신호등 제어기(교차로-2센서) 설계

신호등 제어기(교차로-2센서) 설계현재상태입력다음상태출력ABCDWTETA+B+C+D+EWREWYEWGNSRNSYNSG0000XX00011000010001XX ... 00000000001100XX00000000001101XX00000000001110XX00000000001111XX00000000001.구현하고자하는 회로의 부울식을 구한다.A = /A

리포트 | 27페이지 | 2,000원 | 등록일 2004.06.09

다운로드 장바구니
[디지털 논리회로] 동기 Clock에 의한 제어회로 설계 및 제작 과제

디지털 논리 회로 H.W- 동기 Clock에 의한 제어회로 설계 및 제작 과제 -1. Problem Description- 이번 과제는 D Flip-Flop, NAND-gate ... 는가에 대해 알아보는 과정도 필요하다. 마지막으로 Decoder의 동작 특성에 대해 이해를 하고,회로 제작에 들어가는 것이 회로의 이해와 제작을 위해 필요한 과정이라고 생각한다.2. 설계 ... , Decoder와 Debounce Switch를 사용하여 5개 state를 LED로 표현하는 회로를 구현하는 과제이다. 주어진 State Diagram을 먼저 작성하고, 그 후

리포트 | 15페이지 | 2,000원 | 등록일 2004.03.14

다운로드 장바구니
부울대수 및 조합논리회로 설계

'디지털 논리설계'에서 배운 내용과 같다. 게다가 그때 제출했던 TERM PROJECT덕분에 기본적인 사실들은 충분히 이해하고 있다고 생각한다. 그래서 카르토 맵을 통해 부울대수식을 만드는데 어려움을 느끼지 못하고 있다.

리포트 | 2페이지 | 무료 | 등록일 1999.10.28

다운로드 장바구니

이전10개 12 13 14 15 161718 19 20 21 다음10개

파워링크

신청하기