"논리회로설계"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리회로 설계 디멀티플렉서 vhdl 전전설2 stopwatch 설계 실험12 멀티플렉서

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로설계" 검색결과 161-180 / 4,594건

논리회로설계실험 메모리 설계

1.VHDL 코드library IEEE;use IEEE.std_logic_1164.all;use IEEE.std_logic_unsigned.all;entity

Non-Ai HUMAN
| 리포트 | 3페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
[대충] 예비 순차논리회로 설계 및 구현(1)

디지털공학실험(예비보고서)실험 : 순차논리회로 설계 및 구현(1)1. 실험 목적가. 4상태를 가진 상태도(state diagram)를 회로로 구현하고 동작을 확인한다.나. T ... .이 장의 실험 목적은 앞서 실험목적에 나와 있듯이 상태도를 이해하여 회로를 구현하는 것이며, T-플립플롭을 이용하여 리플 카운터를 설계하는 것입니다. 여기에 추가적으로 최대동작주파 ... -플립플롭을 이용한 4비트 리플 카운터를 설계하고 구현한다.다. 최대 동작 주파수와 전달 지연(propagation delay)을 측정한다.2. 실험 이론가. 4상태를 가진 상태도

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(1)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(1)◆실험가. 4비트 이진 리플 카운터를 구성하고 다음의 표를 완성하라.클럭출력십진수(DSTM1)Q3Q2Q1Q00 ... HHHH15위의 사진에서의 구성한 회로는 왼쪽의 회로 그림과 동일합니다.사진에서처럼 실제 구성한 회로에서는 최초CLK CP에 따라 변하는 결과값 Q0, Q1, Q2, Q3를 바로바로 ... 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해 CP를 입력하지 않은 상태에서 not(PR) = H, not(CLR) = L을 입력

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(2)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(2)◆실험가. 4비트 동기식 상향 카운터를 설계하고 출력을 확인하여 다음의 표를 완성하라.클럭수Q3Q2Q1Q0십진수 ... 1415HHHH1516LLLL017LLLH118LLHL2위의 사진에서의 구성한 회로는 교재의 회로 [그림8-9]과 동일합니다.다만 사진에서처럼 실제 구성한 회로에서는 결과 값 Q0 ... = Q3 = L 임을 바로 알 수 있습니다.◆검토 및 고찰이번 실험에서는 4비트 동기식 상향 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
[논리회로실험] 실험1. 기본 게이트 설계

과 목 : 논리회로설계실험과 제 명 : 실험1. 기본 게이트 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.03.24 ... IntroductionModelSim 프로그램을 통해 '논리회로' 시간에 배운 논리 게이트들의 VHDL 코드를 직접 짜보고 실제로 잘 구현되는지 확인한다.Design① Describe what ... your circuit does이번 사용할 회로는 단순한 논리 게이트들 이다. 실험에 사용할 게이트는 총 3개로 AND 게이트, OR 게이트, XOR 게이트를 사용한다.AND 게이트

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
논리회로설계실험 ALU & multiplier (결과보고서)

의 값에 따라 입력데이터 A, B, Cin의 연산이 결정되게 된다. 각 자리마다 어떠한 연산을 할지 정하게 되는데 이번에 설계할 8비트 ALU 회로는 산술연산 (덧셈, 뺄셈, 증가 ... , 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행할 수 있는 회로로, 총 12가지의 연산을 할 수 있게 만들어 준다. 그 연산의 종류는 다음과 같은데 어떤 ... 에 실험에서 설계할 때 사용해보았던 것들을 다양하게 활용해보았던 점에 있어서 큰 의의가 있다고 생각한다. 먼저 ALU는 if와 case문을 활용하여 회로를 설계하게 되는데 ALU

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

고 현재의 상태만으로 규정된다.[네이버 지식백과] 무어 순서 기계 [Moore sequential machine, -順序機械] (IT용어사전, 한국정보통신기술협회)>>설계한 회로이 ... 번에 설계한 회로는 moore machine을 기반으로 한 출력값을 LCD로 출력을 하는 것이다.그러기 위해서 moore machine의 원리를 알고 입력받은 것을 조건문에 맞 ... 한 기계. 현재의 컴퓨터는 이 유한 상태 기계에 속한다.②유한 개의 상태와 이런 상태들 간의 변환으로 구성된 계산 모형.③동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
아주대학교 논리회로 / VHDL 설계 과제 보고서 (4 bits Gray to Binary code conversion)

1. 논리회로 설계 내용 및 동작 원리 설명A) 알고리즘4비트 그레이 코드를 4비트 2진 코드로 변환 하 는 일반적인 알고리즘은 다음과 같다 .1. 4비트 그레이코드를 입력 ... 하는 일반적인 방법이다. 하지만 본 과제에서는 최소식을 통한 회로 구성을 요구한다. 따라서 위의 경우와는 달리, 최소식을 이용해 SOP 방식으로 회로를 구성해야 한다. 따라서 각 4

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2020.05.29 | 수정일 2020.06.05

다운로드 장바구니
성균관대 논리회로설계 A+ 소스

2012년도 성균관대학교 논리회로설계 실험/실습 A+받은 보고서 소스입니다.

Non-Ai HUMAN
| 리포트 | 2,000원 | 등록일 2013.12.18 | 수정일 2013.12.28

다운로드 장바구니
논리회로설계 프로젝트 - abel 학번구하기

처음 작성한 abel 파일 - 실행시 out파일이 생성되지 않음.MODULE hooniv2TITLE 'My Sample Program'hooniv DEVICE 'P22V10';"INPUT PINSSEL,A,B,C,D,E PIN 2,3,4,5,6,7;"OUTPUT PIN..

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2014.10.07

다운로드 장바구니
성균관대 논리회로 설계실험 VHDL을 이용한 4bit Full adder 입니다.

1)4bit Full_adder의 schematic을 그리시오. a=”0101” , b=”1001”, c_in = ‘0’ 에 대해서 각각의 bit에서의 s와 most bit 에서의 c_out을 schematic에 표현하시오. (스캔 첨부 가능)1.Full_adder..

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2017.05.23

다운로드 장바구니
자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일(.docx)이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 test..

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
09 논리회로설계실험 예비보고서(fsm)

논리회로설계 실험 예비보고서 #9실험 9. FSM1. 실험 목표FSM의 개념에 대해 이해하고 Mealy machine과 Moore machine의 차이에 대해 알아본다.회로 ... 의 정상적 동작을 방해할 수 있는 glitch와 chattering에 대해 알아보고 그 방지법에 대해 생각해본다.무어머신의 개념을 이용하여 커피자판기를 설계해본다.2. 예비 이론(1 ... 되거나 어떤 출력을 갖는 기계이다. 순차회로를 제어하는 데 쓰이며, 밀리 머신과 무어 머신으로 구분된다.(2) Mealy machine회로의 출력 신호가 현재 상태들과 입력 신호에 의해

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
09 논리회로설계실험 결과보고서(fsm)

논리회로설계 실험 결과보고서 #9실험 9. FSM1. 실험 목표무어머신의 개념을 이용해 주어진 동작에 맞게 작동하는 자판기를 설계한다.2. 실험 결과실험 1. 무어머신을 이용 ... 번째 프로세스 문에서는 스텝 클록 발생회로를 설계하였다. 스위치를 길게 누르더라도 한 클럭만큼의 신호만 발생시키는 회로이다. 초기 상태에서 스위치를 누르면 클록상승 때 S1 ... 한 커피 자판기 설계(1) 상태 다이아그램 자판기 상태다이아그램(2) 상태표P.sInputOutput00011011YS1S1S3S2-0S2S2S4S5-0S3S3S2S4-0S4S1--

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
08 논리회로설계실험 예비보고서(카운터)

논리회로설계 실험 예비보고서 #8실험 8. 카운터 설계1. 실험 목표카운터의 개념과 종류에 대해 학습하고, VHDL을 이용하여 각 카운터를 설계한다.2. 예비 이론(1) 카운터 ... 의 출력을 나타내기 위해 사용되는 회로이다. 링카운터의 마지막단에서 출력을 끄집어 내어 첫단의 입력과 엇갈리게 결합시켜 놓는다.링카운터는 N개의 플립플롭으로 2N가지의 상태를 나타낼 ... 수 있다.3. 실험 내용- 실험 1-1. 8비트 비동기식 업카운터 설계(1) VHDL 코딩8비트 비동기식 업카운터(2) 시뮬레이션 결과- 실험 1-2. 8비트 동기식 다운카운트

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
07 논리회로설계실험 결과보고서(RoV)

논리회로설계 실험 결과보고서 #7실험 7. RoV Lab7000 사용법1. 실험 목표RoV-Lab7000이 목표에 맞게 동작하도록 VHDL을 이용하여 설계한다.led와 7 s ... *************100111111010000111110110000111110000000111101000000111100000000111100000000 스위치 진리표 핀할당(2) 설계 내용1 ... ) 소스 코드2) 결과3) 결과 분석장치에 부착된 스위치를 통해 led를 점등시키기 위해 vhdl을 이용해 설계하였다. case 문을 이용하여 스위치를 뜻하는 입력 SW 값에 따라

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
[VHDL][논리회로] 자판기 설계(3가지,반환)

[VHDL][논리회로] 자판기 설계(3가지,반환)A+받은 설계 입니다실습 최종 과제 였고 최선을 다해서 만들고교수님한테도 칭찬 받은 설계입니다.코인 반환과 잘못된 코인 입력시 반환기능도 있습니다

Non-Ai HUMAN
| 리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2018.05.17

다운로드 장바구니
08 논리회로설계실험 결과보고서(카운터)

논리회로설계 실험 결과보고서 #8실험 8. 카운터 설계1. 실험 목표VHDL을 이용하여 카운터를 설계한다.설계한 카운터를 이용하여 RoV-Lab3000의 led와 7segment ... 실험을 하기 전 작성했던 예비보고서에서 설계했던 존슨카운터를 응용하여 설계하였다.실험의 목표는 클락 주파수가 2Hz인 회로이다. 이를 위해 첫 번째 process 문에서 클락 ... 가 정해진 동작을 수행하도록 한다.2. 실험 결과실험 1. 8비트 비동기식 업카운터 설계(1) 설계 내용1) 소스 코드2) 핀할당3) 7segment 표시결과4) 결과 분석이번

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
논리회로설계실험 프로젝트 7 segment 스탑워치

논리회로설계 설계 보고서 #21. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.7segment에 표시되는 스탑워치를 설계 ... 는 규칙이기 때문에, 이 규칙에 맞는 조건을 이용하여 회로를 설계해야한다.BCD 코드의 특성상 비트 4자리가 0~9 만을 나타낼 수 있기 때문에 입력 시에는 10 이상의 수를 4 ... debouncingSchematic● ex1 => debouncing 회로● clock => stopwatch 몸체2) 핀 할당(2) 설계 방법1) Stopwatch스탑워치 코드

Non-Ai HUMAN
| 리포트 | 15페이지 | 3,000원 | 등록일 2015.04.17 | 수정일 2016.03.26

다운로드 장바구니
[아날로그및디지털회로설계실습A+] 논리함수와 게이트 결과 레포트 입니다

아날로그 및 디지털 설계 실습8# 논리함수와 게이트결과 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... 를 설계하였다. 그래서 아래의 그림 좌측과 같이 회로 구성이 복잡해서 오류가 많이 발생하였다. 그 후에 하나의 Quad 게이트에서 여러 개의 게이트를 사용하여 회로를 간단히 하여 성공 ... 의 출력 값은 0이 된다.③ XOR 게이트 : inputs 값이 서로 다른 경우에만 1이 출력된다.(2) 설계사양에 따라 설계실습계획서에서 설계한 회로가 실제 구현되었을 때에도 설계

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06

다운로드 장바구니

이전10개 4 5 6 7 8910 11 12 13 다음10개

파워링크

신청하기