"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로 신호등 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,261-1,280 / 9,529건

디지털 논리회로 시계 타이머 스탑 와치 알람 만들기 maxplus이용 (코드, 보고서)

module digitalclock(swbutton1, swbutton2,set,reset,clk,segment1,segment2,segment3,segment4,segment5,segment6,led1,led2,led3,led16);input swbutton1;inp..

리포트 | 21페이지 | 3,000원 | 등록일 2014.01.12

다운로드 장바구니
[아주대] 논리회로실험 3장 결과(가산기 & 감산기)

연산하여 진리표를 작성했는데, 이 또한 맞게 회로를 구상해서 결과 값이 예상한 논리연산에 맞게 출력되었다.세 번째 실험은 반 감산기에 관한 실험이었는데, XOR gate(74HC86 ... ( 반가산기 )회로도실험 예상 진리표INPUTOUTPUTABSC*************101실제 실험 결과 & 사진 ... INPUTALLHHBLHLHOUTPUTSLHHLCLLLHPICTURE반가산기는 회로도에서 보이는 것처럼 XOR gate(74HC86) 하나와 AND gate(74HC08) 하나를 사용해서 구성하였다. 뒷자리에서 가져가는 자리 올림 값이 없

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.15

다운로드 장바구니
[아주대] 논리회로실험 3장 예비(가산기 & 감산기)

한다.두 개의 2진수를 더하는 조합논리회로를 반가산기(Half adder, HA)라 부르며 두 개의 2진수와 더불어 자리올림수도 더해주는 조합논리회로를 전가산기(Full Adder ... 라 하고 상위 합의 비트를 carry-out이라 한다. 반가산기는 두 개의 2진수 덧셈을 위해 XOR gate 하나와 AND gate 하나로 만든 회로이다. XOR gate와 AND ... gate의 특성을 살펴보면 XOR gate는 두 개의 입력이 다를 때 논리 값 1을 출력하고 두 개의 입력이 같으면 0을 출력하는 특성을 가지고 있다. AND gate는 입력이 둘

리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25

다운로드 장바구니
아주대 논리회로실험 실험결과3 가산기와 감산기(Adder & Subtractor)

는 들어 본적은 있었으나그냥 더하고 빼주는것 이라는 개념만 있을뿐 논리회로에서 어떤 원리로 작동하고 구성되어있는지 모르고 있었다. 그래도 예비보고서를 준비하면서 어느 정도 개념 ... 해야 할지 도무지 감이 잡히지 않았다. 회로를 보고 논리표를 구하고 Boolean 방정식을 구하는건 쉬웠지만 ... 실험으로 위의 진리표에서 알 수 있듯이 실험에서 구성한 회로 가 이론상의 반가산기의 결과와 정확히 일치했다. 결과를 보면 1+1을 했을 때 C(carry)는 1의 출력 을 S(s

리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
[논리회로실험] 플립플롭과 래치

1. 실험목적- 순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러 종류(D타입, T타입, RS타입, JK타입)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.2. 관련이론 ... 자리 (trailingedge)에서 트리거 되므로 이들을 특히 에지 트리거(edge-triggred) 플립 플롭이라고 부르는 경우가 많다. 그림에 RS-플립 플롭 회로를 나타내 ... 지면 플립 플롭 회로를 전파하는 시간 만큼 지연된 후 추력 Q=1 이 나타난다. 그러나 클록 펄스의 지속 시간이 보다 커서 계속 1의 상태로 머물고 있으면 J=1, K=1 이고 Q

리포트 | 3페이지 | 1,000원 | 등록일 2008.05.13

다운로드 장바구니
아주대 논리회로실험 실험예비6 시프트레지스터와 카운터 (Shift Register & Counter)

된 순환형(4) 카운터◆ 계수능력을 갖는 회로◆ 입력에 들어오는 펄스의 수를 계수 함으로서 컴퓨터가 여러 가지 동작을 수행 하는 데에 필요한 타이밍 신호 (timing signal ... 하한다. 동기식 회로보다 회로구성이 간단하지만 각 단을 통과할 때 마다 지연시간이 누적되어 전달지연이 커지는 단점을 가진다. 그러므로 고속 카운터, 매우 높은 주파수, 비트수가 많 ... 이 동시에 변하도록 구성한다. 동기식에서의 최고의 장점은 전파지연이 한단에만 존재하여 전파지연이 짧아 고속계수 회로에 이용된다는 점이다. 그러므로 고속 카운터, 매우 높은 주파수

리포트 | 11페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
[A+자료] 논리회로 4비트 가감산기 설계 입니다.

할 수 있다.2. 4비트 가감산기 논리회로설계3. VHDL을 이용한 4비트 가감산기1) 소스entity fouurbit_lsi isPort ( C0 : in STD_LOGIC;A

리포트 | 4페이지 | 3,000원 | 등록일 2012.06.17

다운로드 장바구니
논리회로실험 - 제 5장 ALU 코드를 KIT에 올리는 실험 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 5담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 81 ... 이론으로가 아니라 실제로 이 회로가 돌아가는지를 확인해보는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)ALU-4bit State(상태) 별 동작-ALU ... 의 동작방법1. S0~S3의 선택에 따라 입력 데이터 A, B, Cin의 연산이 결정된다.2. S3값에 따라 산술연산을 할 것인지 논리연산을 할 것인지 결정하게 된다.3. S0~S2

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[디지탈 논리회로]디지탈 논리회로

디지털 논리회로부호의 코드화BCD 코드(Binary Coded Decimal) 3초과 코드(Excess-3 Code) 그레이 코드(Gray Code)BCD 코드(Binary ... 음NOR 게이트식 :2입력 NOR 게이트의 진리표NOR 게이트인버터와 버퍼정의 1개의 입력과 1개의 출력을 갖도록 구현한 논리 회로 입력 = 1 and 출력 = 0 입력 = 0 and ... · y변수의 수에 따른 카르노 도카르노 도에 의한 함수의 간략화조합 논리회로가산기(Adder) -반가산기(Half Adder) -전가산기(Full Adder) 감산기

리포트 | 52페이지 | 1,000원 | 등록일 2004.03.29

다운로드 장바구니
논리회로 실험 CMOS 만점 레포트 입니다.

Propagation Delay는 전달지연 또는 전파지연이라고 한다. 논리 신호가 논리 회로 속을 전파할 때 생기는 지연 시간 논리 신호의 시간에는 상승 지연 시간 trd와 하강 지연 시간 ... 실험 2 .CMOS 회로의 전기적 특성실험 1. Logic Levels & DC Noise Margins(1) DC 전원공급기는 VIN과 Vcc를 위해 2개 채널을 모두 사용 ... 한다. 첫 단계로 Vcc =4.5V Vin =4.5V로 설정하여 다음과 같이 회로를 구성한다.①회로구성그림 1 회로를 바탕으로 회로를 구성하였다.먼저 Vcc=4.5V, Vin=4.5V

리포트 | 11페이지 | 3,000원 | 등록일 2009.03.26

다운로드 장바구니
[논리회로과제]해밍코드 4 Input 7 Output ENCODER,DECODER 만들기

4비트의 입력을 받아 7비트의 해밍코드를 출력하는 인코더를 만든다.A,B,C,D는 정보비트, H1에서 H7는 해밍코드이다. 왼쪽 그림의 entity와 entity안의 architecture을 구성하여 해밍코드가 출력되도록 하는 vhdl을 구성하고 testbench fi..

리포트 | 15페이지 | 4,000원 | 등록일 2013.01.21

다운로드 장바구니
[논리회로실험] Mux and Demux (결과)

, 74HC139 1개3. 실험방법 및 결과(1) 실험1 멀티플렉서1) Enable 입력을 갖는 4X1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성 ... 하여 다음 회로를 구성한다.4) 다음 표와 같이 입력을 가한 뒤에 출력 Y를 측정하여 기록하라. 선택입력 값에 따라 멀티플렉싱 기능이 이루어 지는지 확인하라. 또한 (2)의 결과와 같 ... 하여 다음 회로와 같이 구성한다. 데이터 입력 D는 enable 입력의 역할도 동시에 함을 주목한다.2) 다음 표와 같이 입력을 가한 뒤에 출력 Y3, Y2, Y1, Y0를 측정

리포트 | 6페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] 래치와 플립플롭 (예비)

1. 실험목표1) 여러 종류의 flip-flop을 구성하여 그 동작 특성을 알아본다.2) Latch의 특성을 확인하고 회로를 구성할 수 있도록 한다.3) Latch와 flip ... ) NOR Gate를 이용한 R-S F/F회로도Truth Table논리식2) 실험에 사용되는 IC칩① 74HC74(Dual D Flip-Flop with Set and Reset ... .구성한 회로도출력파형(2) 클럭 입력을 가진 R-S F/F을 구성한 후 출력을 측정하고 결과를 검토하라.구성한 회로도출력파형(3) 예비과제 (2)에서 구한 J-K F/F을 구성

리포트 | 9페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] 시프트레지스터와 카운터 (결과)

의 회로를 구성하라. 스위치 중 PR 스위치는 +5V에 연결하고 Serial Data 스위치는 0V에 연결한다.그림 1. 6-bit shift-right register(2 ... +50+50+50060+50+50+5표 3모든 CLK에 Serial Data를 입력하여모든 LED가 켜진 상태2) 집적회로 시프트 레지스터이 실험은 7496 5비트 shift ... 의 회로에서 SER(9번핀)과 QE(10번핀)을 연결하여 그림 4의 회로를 구성하라.그림4. 5-bit shift-right circulating shift register(1

리포트 | 8페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
Basic gate에 관한 논리회로 실험 결과 보고서

NOR gate truth tableINPUTOUTPUTABCL2LLLHLLHLLHLLLHHLHLLLHLHLHHLLHHHL(3)그림 2의 회로를 구성한 후 입력 A, B에 대한 X ... (a)와 (b) 회로를 구성한 후 각점 (X, Y, U, V, W)에서의 값을 측정하여 입력에 대한 결과의 표를 만든 후 이 결과 값을 이용하여 De Morgan`s theory

리포트 | 8페이지 | 2,000원 | 등록일 2010.11.30

다운로드 장바구니
디지털 논리 회로의 종류와 특징은 무엇인지 조사하세요.

전자계산기구조이름 : 0 0 0개요디지털 논리 회로의 종류와 특징은 무엇인지 조사하세요.서론과제 수행에 있어서 과제 내용의 정확한 요지의 파악으로 과제 수행에 최선의 결과를 도출 ... 하도록 한다. 디지털 논리 회로란 무엇인가에 대하여 알아본 후 진행한다.디지털 논리 회로란?사전적 의미로는 “불 대수(논리연산)를 실시하는 회로 또는 디지털 신호를 기억하는 회로 ... 혹은 두 가지 기능을 가지는 회로.” 라는 의미이다. 디지털 논리 회로는 기존 아날로그 회로의 전압진폭의 비례관계에 있는 것을 양자화 하고, 일정한 규칙으로 펄스열로 변화시켜, 오

리포트 | 18페이지 | 1,000원 | 등록일 2009.12.12

다운로드 장바구니
아주대 논리회로실험 래치와 플립플롭 , Decoder &Encoder결과보고서

논리회로실험 결과보고서실험5. Decoder & Encoder실험 1) 2*4 디코더AND, NOT gate를 사용해서 2*4 디코더회로구성실험 1 결과값입력출력ABD0D1D2D ... 를 구성해서 결과가 어떻게 나오는지 살펴봤다. 래치와 플립플롭은 단순한 계산만 하는 논리회로를 벗어나 값을 기억해 출력하는 지연 출력이 가능한 논리회로이다. ... truth table을 얻었다.실험 2) 8 X 3 Priority Encoder74HC148 칩을 이용하여 8 X 3 Priority Encoder 회로를 구성실험 2 결과값

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
논리회로실험 counter resister

을 거쳐서 발생되는 파형 A, B, C, D는 다음과 같다.7442의 진리표 및 논리회로도를 바탕으로,1번핀의 출력은 A', B', C', D' 의 논리곱의 보수출력,즉 도표의 0 ... 의 파형을 나타내었고,6번핀의 출력은 A, B', C, D' 의 논리곱의 보수출력,5의 파형을 나타내었고,9번핀의 출력은 A, B, C, D' 의 논리곱의 보수출력,7의 파형 ... *************1301104011151000※ 결과 분석실험값으로 구한 Excess-3 code 는 실제 Excess-3 code와 정확히 일치한다.6개의 입력신호에 각각 0부터 5까지의 임의의 십진수를 지정해주고, 논리

리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17

다운로드 장바구니
디지털공학(논리회로)-7세그먼트 설계

출력 a~g의 값을 카노맵(Karnaugh map)으로 나타낼 수 있다. 카노맵으로 나타낸 후 각 출력을 SOP로 간략화하겠다. (우리 교재 7.6에서 다루어진 2단 다중출력회로 ... 설계 기법은 2단 이상의 다중출력회로 설계에는 효과적이지 않으므로 각 함수를 따로따로 최소화하는 것이다.)2) 카노맵 작성ABCD000111100010x10101x11111xx ... 다.ABCD000111100001x10101x11110xx1011xxg = A+BC'+B'C+CD'g = A+BC'+B'C+BD'(선택)3) NAND-NAND 회로의 표현

리포트 | 8페이지 | 3,000원 | 등록일 2009.12.06 | 수정일 2022.12.12

다운로드 장바구니
[논리회로실험] Mux and Demux (예비)

, 74HC139 1개3. 실험관련 이론1) 3상태 버퍼(3Stated Buffer)지금까지 논리회로는 출력으로 반드시 "1"또는 "0" 이외에는 "하이 임피던스"나 "플로팅 ... X1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성한다. 여기서, E가 enable 입력이고 S0, S1은 선택입력, 그리고 D0~D3이 4개의 데이터 ... 멀티플렉서 IC인 74HC153을 이용하여 다음 회로를 구성한다.4) 다음 표와 같이 입력을 가한 뒤에 출력 Y를 측정하여 기록하라. 선택입력 값에 따라 멀티플렉싱 기능이 이루

리포트 | 10페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니

이전10개 59 60 61 62 636465 66 67 68 다음10개

파워링크

신청하기