"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 디멀티플렉서 vhdl 논리회로과제 전전설2

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,321-1,340 / 9,586건

아주대논리회로실험 5장.인코더디코더 결과

실험5. 디코더와 인코더실험4. 인코딩 - 10진 / Excess-3코드실험4. 인코딩 - 10진 / Excess-3코드▲ Bread board에 회로를 구성한 모습예비보고서 ... 를 작성하면서 구성한 회로도이다. 실제 회로도와 약간의 차이는 있지만, 그 구성은 매우 비슷하고 원리도 같다. 여기서 발생한 차이는 평면상에서 선로를 표현하는것과 실제 선로를 구성 ... 하는데서 오는 차이이다.- 7404와 7420을 가지고 위와같이 회로를 구성하였다.- 결과를 관찰을 쉽게 하기 위하여 각 출력에 LED를 부착하고 불이 들어오는 자리의 출력 전압은 5

리포트 | 8페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
[아주대] 논리회로실험 8장&9장 결과(Counter&RAM)

에서 공급전류원은 5V DC 전압을 사용했다.< 실험 1 >< 실험 1 > 회로도실험 결과 구성한회로 사진위와 같이 회로를 구성하여 2단 2진 비동기식 카운터를 만들었다. clock ... 되는 것을 볼 수 있었다.The Resulting ReportExperiment 9 ? RAMOBJECTIVES실험을 통해 RAM의 목적과 동작원리에 대해 알고 회로에 직접 구현해봄 ... >< 실험 2 > 회로도실험 결과 구성한회로 사진실험 2에서는 RAM소자를 이용하여 데이터의 저장과 로딩을 확인하는 실험이었다. 먼저 WE, ME입력을 5V에 연결하고 AIA

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[논리회로] 논리회로 - Chapter 7 PROBLEMS solution

CHAPTER 77-3. Using two 4-bit register R1 and R2, a quadruple 2-to1-line multiplexerwith enable, and four inverters, draw the detailed logic diagram t..

시험자료 | 8페이지 | 1,500원 | 등록일 2004.11.06

다운로드 장바구니
[논리회로] 논리회로 - Chapter 6 PROBLEMS solution

6-5. A 16K × 4 RAM chip uses coincident decoding by splitting the internaldecoder into row select and column select. (a) Assuming that the RAM cell ar..

시험자료 | 10페이지 | 1,500원 | 등록일 2004.11.06

다운로드 장바구니
논리회로 설계 -베스킨라빈스31-

최대한 기본 구도를 살리기 위해 주력.*초기 구상 회로도과연 구상한 회로를 어떻게 구현해 낼 것인가.설계 초안BCD to 7seg DecoderMod16 to 10 Counter초기 ... 에 구상했던 리셋 스위치최초엔 3명의 플레이어에게 각각의 스위치를 부여할 생각D플립플롭과 입력스위치와의 연계까지 고려Turn Change Butten*최종 완성 회로도과연 구상 ... 한 회로를 어떻게 구현해 낼 것인가.완성회로도1의 자리수가 9가되는 값으로 동작링카운터의 초기1값 인가링카운터 (D플립플롭)턴체인지 및 각 플레이어 상태 출력MOD-16 카운터9가 될

리포트 | 17페이지 | 1,500원 | 등록일 2009.05.31

다운로드 장바구니
디지틀 논리 회로 - 사거리 신호등

사거리 신호등G○R ●● R○GR●R ●● R○ ←G L처음에는 남쪽 신호등에서 좌회전과 직진신호가 들어오고 나머지는 빨간불이 켜져 있다. 그러다 남쪽 신호등의 좌회전 신호가 꺼지고 노란불이 들어온 후 빨간불이 켜지면 북쪽 신호등에 직진신호가 들어온다. 또 남쪽 신호등..

리포트 | 9페이지 | 1,500원 | 등록일 2009.05.26

다운로드 장바구니
논리회로실험 멀티플렉서와 디멀티플렉서 결과보고서

139 1개Ⅲ. 실험방법실험 1. 멀티플렉서(1) Enable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용하여 다음 회로와 같이 구성한다. 여기서, E ... 었다. 즉 멀티플렉싱 기능이 이루어 지고 있는 것이다. 74H20과 74H04로 구성한 이 회로가 S0와 S1의 입력에 따라 D0~D3중 하나를 골라 그대로 출력 해주는 멀티플렉서 임 ... 을 확인할 수 있다. (3) 4x1 멀티플렉서 IC인 74HC153을 이용하여 다음 회로를 구성한다.(4) 다음 표와 같이 입력을 가한 뒤에 출력 Y를 측정하여 기록하라. 선택입력 값

리포트 | 5페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
논리회로 간소화 실험 예비레포트

8. 논리회로 간소화§ 실험목적? BCD - 부당한 코드 탐지기의 진리표를 나타낸다.? 논리식을 간략화하기 위해서 카노맵(Karnaugh-map)을 이용한다.? 간략화된 논리식 ... 을 실행하는 회로를 설계하고 실험한다.§ 이론요약조합 논리 회로들의 출력은 입력에 의해서만 결정되어진다. 간단한 조합 회로의 경우, 진리표가 모든 가능한 입력과 출력을 대응시키는데 ... 논리 회로의 간소화에 널리 쓰이는 기술을 M. Karnaugh에 의해서 개발되었다. 이 방법은 인접한 셀(cell)에서는 각각이 단 하나의 변수만 서로 다른 가하학적인 맵에 진리표

리포트 | 6페이지 | 1,500원 | 등록일 2007.06.24

다운로드 장바구니
[논리회로]인코더와 디코더

화 된 10진수로) 변환하는 조합 논리 회로를 말한다. 이런 인코더는 부호화 되지 않은 입력을 받아서 부호화된 출력을 내보내는 회로로서 2개의 입력과 N개의 출력을 갖고 출력 값 ... 를 입력하면 최대개의 출력을 갖는 조합 논리회로로 AND게이트가 사용된다. 이때 n비트의 정보 중에서 사용되지 않는 정보가 있거나 무정의(Don`t Care)입력이 있으면 출력은개 보다 ... 진의 6도 아님을 의미한다.이런 모호함을 해결하기 위해서 인코더 회로는 오직 1개의 입력만 인코더 되도록 입력의 우선순위를 설정해야 된다.아래첨자의 수가 높은 것에 우선수의를 부여

리포트 | 4페이지 | 1,000원 | 등록일 2006.04.30

다운로드 장바구니
[정보통신]순서논리회로

▣ 순서논리회로(Sequential Logic Circuits)-회로의 출력이 입력뿐 아니라 회로내부에 기억된 상태에 따라서 결정되는 논리회로-조합논리회로 소자(AND,OR ... 내부에 기억된 상태에 따라 출력이 결정되며, 기억된 상태도 갱신되는 시스템을 의미.-동기식 및 비동기식 순서논리회로: 출력 및 상태의 변화가 회로 전체의 동기 클럭의 일정시간 ... 에만 일어나는 순서논리 회로 및 그렇지 않은 순서논리 회로를 의미. 동기식의 경우는 동기를 위한 매스터 클럭이 존재하며, 비동기식의 경우는 피드백 경로를 갖는 것이 특징(1) 레지스터

리포트 | 5페이지 | 1,000원 | 등록일 2006.04.26

다운로드 장바구니
논리회로실험 - 제 4장 12가지의 연산을 수행하는 ALU를 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 4담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 171 ... . Introduction지금까지의 실험은 하나의 산술연산이나 논리연산만 계산하는 코드를 구성했다. 이번 실험은 state를 받아서 여러 가지 산술연산과 논리연산, 시프트연산을 할 수 있는 코드 ... 도록 하자. 곱셈기는 원래 10진법으로 바꿔서 계산을 한 다음 2진법으로 바꾸는데 2진법끼리 곱셈을 하는 곱셈기를 설계해보도록 하겠다.2. Design(1)어떠한 회로를 설계할 것인가 1

리포트 | 16페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로설계실험_4조_실험일(080603)_보고서

HDL Codelibrary IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all; entity seven_seg is ..

리포트 | 3페이지 | 1,000원 | 등록일 2011.11.19

다운로드 장바구니
논리회로설계실험_4조_실험일(080506)_보고서

CounterHDL Codelibrary IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity counter is Port ( clk : in S..

리포트 | 5페이지 | 1,000원 | 등록일 2011.11.19

다운로드 장바구니
논리회로설계실험_4조_실험일(080401)_보고서

Half - adderlibrary IEEE; use IEEE.std_logic_1164.all; entity half_adder is port(x,y:in std_logic; s,c:out std_logic); ..

리포트 | 6페이지 | 1,000원 | 등록일 2011.11.19

다운로드 장바구니
논리회로설계실험_4조_실험일(080416)_보고서

Decoder (Data flow)HDL Codelibrary ieee; use ieee.std_logic_1164.all; entity decoder_data is port(X : in std_logic_vector(2 downto 0);..

리포트 | 6페이지 | 1,000원 | 등록일 2011.11.19

다운로드 장바구니
[응용논리회로설계]4x1 MUX

1. 목표 (1) if 문 이용 (2) case 문 이용 (3) when~else 문 이용 (4) with~select 문 이용2. 소스코드 (1) if 문 이용library ieee;use ieee.std_logic_1164.all;entity mux4_..

리포트 | 6페이지 | 1,000원 | 등록일 2009.04.29

다운로드 장바구니
아주대 논리회로실험 실험예비9 D/A & A/D Converter (DAC & ADC)

으로 변환하여 출력하는 회로이다. 아날로그 출력 전압 Vo는 디지털 입력 전압의 유무, 즉 디지털 입력 비트의 유무에 따라 바뀌는 것으로 아날로그 출력 전압 Vo는 디지털 입력 비트 ... 된다.이때 사용되는 resistor network에는 weighted resistor와 ladder type resistor가 있다.weighted resistor의 회로를 사용 ... 하는 경우에 전압식은 아래와 같다 (VR은 reference voltage).--- (1)이 회로는 conversion 전압 오차가 없으나 저항 값이 정밀해야 한다는 어려움이 있

리포트 | 9페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
특정 조건에 맞는 순서논리회로를 설계하고 이 설계한 회로를 VHDL로 표현하라.

Code 9.3 Simulation 10. 결론(Conclusion)개 요 (Outline)• 문제 제기 : 우리 주변에서 순서논리회로를 이용하 여 설계될 수 있는 놀이를 생각 ... 가 문을 열고 그 다음 단계로 진행해야 하나 설계한 회로는 문을 열면 처음 상태인 000으로 돌아가야 하는 한계가 있었다.결 론(Conclusion)• 이번에 설계한 순서논리회로 ... 차 례 (Contents)1. 개요(Outline) 2. 관련 이론 3. 상태표(State Table) 4. 상태천이표(State Transition Table) 5. 출력 회로

리포트 | 36페이지 | 8,000원 | 등록일 2010.06.24

다운로드 장바구니
논리회로[예비레포트][결과레포트]

(HA : Half Adder)반가산기는 [그림 1]과 같이 2개의 1 Bit 2진수 A, B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산회로이다.반가산기의 진리표 ... , 논리식, 논리회로는 다음과 같다.< 그림 1. 반가산기의 블록선도 >InputOutputABSC*************101(a) 진리표(c) 논리회로도1-3 전가산기(FA ... 하는 3개의 비트를 가산할 수 있는 논리연산회로이다. 전가산기의 진리표, 논리식, 논리회로는 다음과 같다.< 그림 2. 전가산기의 블록선도 >InputOutputABCSCo

리포트 | 4페이지 | 1,000원 | 등록일 2007.05.11

다운로드 장바구니
[디지털논리회로] 디지털논리회로

①pull-up저항에 대해서...풀업 회로는 위로 (+ 나 1 또는 High Level ) 땡기는 것을 말하고 신호가 없는 입력 단자에 + 쪽으로 저항을 연결해 놓은 것 ... 과 물려 있고, 나머지 단자는 입력에 쓰인다.풀업회로는 평상시에 1이 입력된다.+5v|(저항)|+------ 입력 혹은 단자 Pull Up 회로의 기본 회로이다.| 스위치는 A접접 ... 을 써야한다. A접점이란(스위치) 일반적으로 말하는 스위치이다. 평상시에| 떨어져 있다가 누르면 이어지는 것이다.0v 이 회로를 보면 스위치 Off에 입력의값은 저항을 통해 들어온

리포트 | 3페이지 | 1,000원 | 등록일 2003.07.02

다운로드 장바구니

이전10개 62 63 64 65 666768 69 70 71 다음10개

파워링크

신청하기