"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 디멀티플렉서 vhdl 논리회로과제 전전설2

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,121-1,140 / 9,586건

0~9까지의 10진수 중 2의 배수 (0도 포함)가 입력되면 LED가 켜지고 그 외의 숫자가 입력되면 LED가 꺼지는 논리회로를 진리표로 표현

전자 계산기 구조 0~9 까지의 10 진수 중 2 의 배수 (0 도 포함 ) 가 입력되면 LED 가 켜지고 그 외의 숫자가 입력되면 LED 가 꺼지는 논리 회로를 진리표로 표현 ... 하고 Boolean Algebra 를 사 용하여 간소화 한 후 논리 회로를 도시 하시오 . 이 때 논리항은 2 개로 제한되며 각 항의 입력 변수는 3 개를 넘지 못한다 . LED ... 진수 입력 값 2 진수 비트 입력 변수 논리함수 출력 값 A B C F 0 0 0 0 1 1 0 0 1 0 2 0 1 0 1 3 0 1 1 0 4 1 0 0 1 5 1 0 1 0

리포트 | 6페이지 | 2,500원 | 등록일 2020.01.28

다운로드 장바구니
아주대학교 논리회로실험 실험3 예비보고서

이 된다.)Full Adder (전가산기)논리게이트를 이용하여 2개의 비트 와 자리올림C _{i`n`} 을 더해 SumC _{out}을 표현하는 회로를 구성한다.반가산기 회로 2개 ... 에게 빌려준 1(전단계에서는 1+1에 해당) 고려한 두 비트의 뺄셈을 수행하는 논리회로를 구성한다.빌림수 입력을 취급하기 위해 변수 A,B에 추가로 C의 입력이 한 개 필요하다.반 ... _{out} 이용하는 방법과 5 - 4 이면 5 + (-4)로 바꿔서 덧셈과 같은 방식으로계산할 수 있다.Half ADDER (반가산기)논리게이트를 이용하여 2개의 비트(0 혹은 1

리포트 | 7페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험6 예비보고서

에 의해 미리 정의되어 있는 셀들로 구성되어 있다. 표준 IC와 ASIC에 각각의 래치와 플립플롭의 셀을 독자적인 논리 게이트나 귀환 루프를 사용하여 귀환 순서 회로롤 설계 ... 할 수 있는 회로이며 순차 회로의 기본요소이다. 조합논리회로에 비해 플립플롭은 이전상태를 계속 유지하여 저장한다. 디지털 공학에서 입력을 출력에 반영하는 시점을 클럭 신호의 순간 ... 1. 실험목적여러 종류의 filp-flop을 구성하고 그 동작 특성을 알아본다.2. 실험이론래치와 플립플롭은 대부분의 순차 회로를 구성하는 기본적인 블록이다. 래치와 플립플롭

리포트 | 13페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험8 예비보고서

)의 코드변환 동작에 관해 실험하고 그 동작원리를 이해2. 실험이론카운터카운터라는 이름은 그림과 같이 상태도가 하나의 사이클을 포함하는모든 클럭드 순차 회로에 일반적으로 사용된다. 카운터 ... 하다. 출력은 EN이 유효할 때, 그리고 유효할 때에만 T의 상승 에지에서 토글한다. EN 입력에 연결된 조합 논리가 T의 상승 에지마다 어떤 플립플롭이 토글할지를 결정한다.첫 번째 그림 ... 한다. 이진 리플 카운터와 마찬가지로 동기 n비트 이진 카운터는 비트당 고정된 크기의 논리(인에이블이 있는 T 플립플롭과 2입력 AND 게이트)로 구현할 수 있다.첫 번째 그림의 카운터

리포트 | 9페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험4 예비보고서

의 선택 입력단자로 구성된 회로로 선택입력 단자가 0이면 B를 출력 선택 입력 단자가 1이면 A를 출력한다.같은 방식으로 4개의 데이터 입력단자, 2개의 선택 입력단자로 회로를 구성 ... 하면 다음과 같다.이러한 방식으로 선택 입력 단자와 데이터 입력 단자를 늘리면 여러 가지 멀티플렉서를 구성할 수 있다.ⅱ) 디멀티플렉서 (Demultiplexer)- 데이터 분배 회로 ... 하는 조합 회로. 출력선의 선택은 선택 입력의 비트 조합에 의해 결정된다.- 일반적으로 1개의 입력선과 n개의 선택신호선 그리고 2n개의 출력선을 가지며, 선택신호의 값에 따라 선택

리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
아주대학교 논리회로실험 실험10 예비보고서

1. 실험목적D/A와 A/D 변환기(converters)회로의 구성과 동작 원리에 대해 이해하고, 응용 능력을 키운다.-DAC : digital 신호를 analog 신호로 변환 ... 도에서 나타내고 있는 바와 같이 변환기는 저항회로망(resistornetwork)과 가산증폭기(summing amplifier)로 분류된다. 저항회로망은1, 2, 4, 8의 입력 ... 는다. 출력은 1개인데, 기호의 우측에 나타낸다. 두 번째에 전형적인 Op-Amp회로를 나타내고 있으며, 이 회로에 있어서, 비반전입력이 접지되어 있다. 2개의 저항R _{f},R

리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
디지털논리회로 설계 프로젝트 보고서

디지털논리회로 설계 프로젝트 보고서프로젝트의 제목 : 디지털 시계 설계설계자(팀원 전체) 성명 :제출일 : 2008년 12월 20일국문요약 : 디지털 논리 회로 시간에 배웠 ... 던 논리 회로와 조합 회로에 대한 지식을 바탕으로 디지털시계를 Quartus Ⅱ를 이용해서 만들어 보았다. 주요 구성은 Clock Base, Time Setting, Am Pm 표시 ... asynchronous circuit. Each clock's units entered Each unit's Seven Segments.Ⅰ 설계와 관련된 이론적 배경·디지털 논리회로

리포트 | 9페이지 | 4,200원 | 등록일 2011.01.09

다운로드 장바구니
논리회로실험 기초 ( Or cad사용법 및 논리게이트 기초)

논리회로실험결과 레포트11. Or cad 사용법 익히기2. 게이트 소자 성질 익히기학 번 20073003이 름 임 수 민실험목표Or cad 기능 가운데 schematic ... Capture를 이용하여 논리 회로를 작성하고 Simulation을 통해 입력신호와 출력신호를 분석해 본다.실험A. 기본 게이트 출력다음의 회로를 OrCAD의 Capture 기능을 이용 ... 된다.? De morgan 응용 출력 결과입 력출 력측정 출력 전압(V)ABC0000011110111111실험2-A. AND 게이트(실험2기본논리회로)? 회로도? Run조건- inA= 0

리포트 | 12페이지 | 1,000원 | 등록일 2011.11.21

다운로드 장바구니
조합논리회로와 순차논리회로의 종류 및 특징

조합논리회로와 순차논리회로의 종류 및 특징1. 조합논리회로(1) 조합논리회로의 정의 및 특징조합회로는 입력과 출력을 가진 논리 게이트들의 집합으로서 출력의 값은 입력한 값 0과 ... 는 동시에 입력되는 입력 채널의 상태에 의해서 결정되는 장치이다.1.논리합, 논리곱, 논리부정 등의 기본 논리회로를 조합한 회로2.처리 결과는 0 또는 13.논리 회로들이 모여 컴퓨터 ... 의 한 기능을 담당하는 구성요소가 되고, 이들이 모 여 컴퓨터가 되는 것4.출력 값이 입력 값에 의해서만 결정되는 논리회로(조합회로의 블록도)입 출력 력변 조 합 회 로 변수 n m

리포트 | 6페이지 | 1,000원 | 등록일 2008.03.06 | 수정일 2020.05.06

다운로드 장바구니
아주대학교 논리회로실험 실험5 예비보고서

화된 출력으로 변환하는 다중 입력, 다중 출력 논리회로이며 입력과 출력코드는 서로 다르다. 입력 코드는 일반적으로 출력 코드보다 작은 비트수를 가지며, 입력 코드 워드(code ... 에서 실험할 디코더는 가장 보편적인 디코더로 회로는 n-to-2 ^{n} 디코더 혹은 이진 디코더(binary decoder)이다. 이러한 디코더는 n비트 2진 입력 코드와 1-out ... , 74HC04를 이용하여 2x4 Decoder 회로를 구성하고 Truth Table과 입출력을 비교해본다.InputOutputSW4SW3SW2SW1Y0Y1Y2Y3Y4Y5Y6Y7Y8Y

리포트 | 10페이지 | 1,000원 | 등록일 2014.02.28 | 수정일 2014.03.02

다운로드 장바구니
기본논리회로 및 부울대수, 회로의 간소화 및 Exclusive OR회로

1.Title기본논리회로 및 부울 대수회로의 간소화 및 Exclusive OR회로2.Name3.Abstract1) 기본적인 논리 요소인 Gate(AND / OR / NOT ... / XOR 등)에 대하여 이해한다.2) 기본논리회로 제작을 통해 부울대수 공리 및 정리를 이해한다.3) K-map을 이용한 부울함수 유도 및 회로 최적화에 대하여 이해한다.4 ... 명제가 참인지 거짓인지를 논하기 때문에 논리대수라고 한다. 전화교환기 등의 통신분야 및 컴퓨터의 논리 회로에 응용되고 있으며, 불 대수를 이용하여 논리 회로를 설계할 경우 복잡

리포트 | 75페이지 | 3,000원 | 등록일 2010.06.09

다운로드 장바구니
아주대 논리회로실험 실험예비8 RAM(Random Access Memory)

복잡하다는 단점이 있다.(4) IC RAMIC RAM은 내부적으로는 배선논리-OR(wired-OR) 능력을 갖고 있는 소자들로 구성되어 있는데 이러한 소자를 사용하면 그림에 있 ... 는 OR게이트를 쓸 필요가 없게 된다. 또한 외부 출력선들은 메모리 장치가 수만 개의 워어드를 갖기 위해 2개 혹은 그 이상의 IC를 쉽게 결합시킬 수 있도록 배선논리(wired

리포트 | 5페이지 | 1,000원 | 등록일 2014.10.04

다운로드 장바구니
논리회로실험(basic_logic_gate).

, C=0 일 때의 회로도? 3-input AND gate의 logic diagram ? 3-input AND gate의 simulation논리값이 True(5.34V)일 때 ... COLLECTOR 가 잘 동작하도록 하는 역할을 해주고 있다III. 토의와 토론실험 목적에서와 같이 이번 실험시간에는 논리 회로에서의 논리 게이트들의 동작과 Boolean ... 었다.논리회로의 배열에 따라 아주 다양한 논리연산이 가능하다는 것도 Boolean equation을 쓰면서 이해하게 되었고, 조그만 변화도 완전 정반대가 되는 연산을 낳을 수 있다는

리포트 | 7페이지 | 1,500원 | 등록일 2009.12.15

다운로드 장바구니
[논리회로] 논리회로

컴퓨터의 논리회로[Boolean Algebra][기본 논리][Boolean Algebra 의 증명][Boolean Function][부울함수의 간소화][ karnaugh Map ... ][조합논리회로][순차논리회로]----------------------------------------------------------------------■ Boolean ... ----+- Don't Care 처리 방법- 기본 논리 회로AND OR NOT XOR NAND NOR BUFFER XNOR- 도형, 논리대수, 진리표■ Tri-state

리포트 | 11페이지 | 1,000원 | 등록일 2003.11.27

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 6담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 151 ... . IntroductionVDHL의 순차회로 설계에서 Latch vs. Flip-Flop(FF), DFF, Synchronous reset vs. Asynchronous reset, Signal ... hifter가 있고, 이 3개의 shift종류를 코드를 구성하고 이를 KIT에 적용시켜 본다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)Latch vs. Flip

리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
[논리회로] 디지털시계 설계 텀프로젝트 최종보고서

논리회로T e r m P r o j e c t수강번호1324목차1. 설계 목적2. 설계 조건3 설계 내용 및 방향4. 구체적인 설계 내용5. 회로도 및 시뮬레이션6. 사용된 소자 ... 7. 결과 및 토의1. 설계 목적논리 회로 시간에 배운 것들을 토대로 다음 설계 조건을 만족하는 회로를 설계 해 보자.2. 설계 조건Input : at least 3Output ... 는 디지털시계는 카운터를 이용해 설계할 수 있는 대표적인 순차회로의 하나이다. 이와 같은 디지털시계를 설계하기 위해서 기본적으로 필요한 것이 무엇인지 살펴보자. 그림 14-1

리포트 | 13페이지 | 2,500원 | 등록일 2013.02.06

다운로드 장바구니
[논리회로] D Flipflop 쿼터스 Verilog 언어로 설계, 회로도 및 시뮬레이션(동기식/비동기식)

동기식 D flip-lop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신.비동기식 리셋 D flip-lop ... - 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신하고, Clk와 상관없이 Rst값이 0이면 무조건 output이 0 ... 으로 reset된다.동기식 리셋 D flip-flop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신.(Rst값

리포트 | 3페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험9 'RAM'

시간 때문에 실험이 일찍 끝나야 했기 때문에 비교적 간단한 실험을 추려서 진행하였다. 9과에서는 실험2를 진행하였는데, IC를 이용하여 연결하는것이기 때문에 회로자체가 복잡하지 않

리포트 | 3페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험8 'Counter'

의 표현방식으로 00~11, 10진수로써 0~3까지 4가지의 출력이 존재했다.-실험2에서는 카운터가 A’B’ - AB’ - A’B 순으로 동기적으로 이동하였고, 회로구성은 실험1 ... 이 존재했다.●예비보고서의 SPICE의 결과와 비교분석실험1 2단2진 카운터(비동기식)회로결과실험2 3진 카운터(동기식)-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값 ... 이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서와 이론적인 결과

리포트 | 2페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[아주대] 논리회로실험 5장 예비(Decoder & Encoder)

PROCEDURES실험1)74HC08과 74HC04를 이용하여 아래의 encorder 회로를 구성하고 출력 단에 저항과 LED를 이용하여 출력 값을 LED로 측정한다. 입력 스위치에 변화에 따른 ... 를 이용하여 아래와 같이 회로를 구성한다.SW1부터 SW4까지 차례대로 4비트 BCD코드의 가장 하위 1번째 비트부터 4번째 비트를 나타낸다. 출력 단에는 저항과 LED를 이용하여 출력 ... 를 이용하여 위와 같이 회로를 구성한다. 위의 스위치는 가장 8진수에서 가장 하위첨자를 가진 입력이고, 아래의 스위치는 가장 상위첨자를 가진 입력이다. 출력 단은 저항과 LED로 구성

리포트 | 13페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니

이전10개 52 53 54 55 565758 59 60 61 다음10개

파워링크

신청하기