"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 텀 논리회로 과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,121-1,140 / 9,760건

[논리회로] 논리회로

컴퓨터의 논리회로[Boolean Algebra][기본 논리][Boolean Algebra 의 증명][Boolean Function][부울함수의 간소화][ karnaugh Map ... ][조합논리회로][순차논리회로]----------------------------------------------------------------------■ Boolean ... ----+- Don't Care 처리 방법- 기본 논리 회로AND OR NOT XOR NAND NOR BUFFER XNOR- 도형, 논리대수, 진리표■ Tri-state

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2003.11.27

다운로드 장바구니
논리회로실험 결과보고서

t..FILE:논리회로 실험보고서(예비,결과) 다 있음/logiclabunit.ppt..PAGE:1Logic Lab Unit: ED-1000B(1)실험 소자 (IC 칩) 를 꽂 ... 으로 연곱의 논리합과 합의 논리곱 형태 회로 실험 결과입 력출력 FABCD곱의 논리합합의 논리곱000 ... 이 있기 때문이다...FILE:논리회로 실험보고서(예비,결과) 다 있음/실험 3(예비2).hwp③ 여러분들이 구한 곱의 논리합 회로는 NAND 게이트만의 회로로, 그리고 합의 논리

Non-Ai HUMAN
| 리포트 | 14페이지 | 4,000원 | 등록일 2009.12.10

다운로드 장바구니
논리회로실험 - 제 6장 VDHL의 순차회로 중 shift를 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 6담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 151 ... . IntroductionVDHL의 순차회로 설계에서 Latch vs. Flip-Flop(FF), DFF, Synchronous reset vs. Asynchronous reset, Signal ... hifter가 있고, 이 3개의 shift종류를 코드를 구성하고 이를 KIT에 적용시켜 본다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)Latch vs. Flip

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
논리회로실험) 부울대수의 간소화 예비보고서

을 이해한다.2. 기본 실험 이론* 부울대수란 ??- 부울대수란 컴퓨터 회로설계에 있어 회로에서 사용하는 기본 기호 (AND, OR, NOT 등의 논리연산자)를 사용하여 대수 ... 적으로 표현 할 수 있도록 취급하는 것이다. 부울대수는 디지털 논리 설계에서는 필수적으로 사용되는 지식이다. 디지털 논리에서는 원하는 함수를 가진 회로를 정확하게 실행할 수 있 ... 하여 AND, OR, NOT 와 같은 기본적인 논리 회로 Gate를 사용하여 회로를 설계하는 방법이다. HDL 과정( 회로에 대한 구성 , 동작을 기술 )을 거치지 않고 , 설계

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험9 'RAM'

으로써 이루어짐1bit RAM 논리도/진리표블록도3.실험방법.2-bit RAM (그림 3)스위치 초기화1) 적당한 선택 스위치(WRITE SELECT A-In0 or WRITE SELECT

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
7 세그먼트 논리회로 구현

= C' +A'B010011011011101001010011011011001011X3= C' + A'B' X4= B'C' + A'C + A'C(4) 회로도 (AND OR 회로)(4 ... ) 회로도 (NAND회로)(5) 디자인과정에서의 결정① 3 비트의 입력에 관한 상위 4개의 세그먼트를 활용하여 그림으로 나타내었다.상위 4개의 세그먼트만을 이용하였다.② 진리표 작성 ... 은 X 의 BC' 항과 Z의 B'C‘항을 통해 얻을 수 있도록 하였다.(게이트를 줄이기 위함이다.)⑦ 게이트는 최대로 공유하였다.⑧ 논리식을 통해 회로도를 구현하였다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2008.10.07

다운로드 장바구니
[논리회로] D Flipflop 쿼터스 Verilog 언어로 설계, 회로도 및 시뮬레이션(동기식/비동기식)

동기식 D flip-lop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신.비동기식 리셋 D flip-lop ... - 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신하고, Clk와 상관없이 Rst값이 0이면 무조건 output이 0 ... 으로 reset된다.동기식 리셋 D flip-flop- 코드- 회로도- 시뮬레이션Clk의 positive edge마다 input값과 조건을 확인하고 output을 갱신.(Rst값

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2014.08.11 | 수정일 2016.06.13

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험9 'RAM'

시간 때문에 실험이 일찍 끝나야 했기 때문에 비교적 간단한 실험을 추려서 진행하였다. 9과에서는 실험2를 진행하였는데, IC를 이용하여 연결하는것이기 때문에 회로자체가 복잡하지 않

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험8 'Counter'

의 표현방식으로 00~11, 10진수로써 0~3까지 4가지의 출력이 존재했다.-실험2에서는 카운터가 A’B’ - AB’ - A’B 순으로 동기적으로 이동하였고, 회로구성은 실험1 ... 이 존재했다.●예비보고서의 SPICE의 결과와 비교분석실험1 2단2진 카운터(비동기식)회로결과실험2 3진 카운터(동기식)-예비보고서 결과와 실제 실험결과와 이론적으로 나오는 결과값 ... 이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서와 이론적인 결과

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[디지털회로실험]논리게이트

위한 전자 회로로서, 대부분의 디지털 시스템을 이러한 게이트들로 구성되어 있다. 논리 게이트는 오늘랄 여러 가지 형태로 직접 회로 내에 이용되고 있으며, 가장 널리 보급되어 있 ... 예비보고서실 험 주 제 :논리게이트(Logic gate)과 목 :학 번 :분 반 :이 름 :1.실험 제목: 논리게이트2.관련 이론논리 게이트란?논리 게이트는 논리적 결정을 하기 ... 에서의 Boole의 함수(Boolean function)는가 된다. 여기서는 산술적 덧셈이 아니라 논리적 “OR” 연산을 의미한다. OR 게이트를 구성하는 한가지 방법은 출력 전압이 나타나

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2008.09.20

다운로드 장바구니
논리회로실험) 가산기 및 감산기 예비보고서

예 비 보 고 서10 주 차실험 9 : 가산기 & 감산기1. 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 반감산기와 전감산기의 논리와 회로를 이해한다.2. 기본 ... 되는 부울 대수의 값이 입력 값에 의해서 정해지는 조합논리 회로이다. 사칙연산을 수행함에 있어서 가산기는 더해짐의 원리를 가지고 있는데, 일반 입, 출력에서의 값을 덧셈하고, 곱셈 ... 변수를 XOR 그리고 AND 게이트 두 개를 사용하여 사용한다. 이를 통해 합과 캐리를 산출하는 조합 논리 회로이다. Input에는 x와 y 두 개를 이용하고, 그에 따른

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험8 'Counter'

실험 8. 예비보고서.실험목적-카운터의 동작원리와 특성에 대해 이해한다.-2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다.-비동기식 카운터와 동기식 카운터의 구조와 동작원리에 대해 알아보고 이해한다.-몇몇 카운터 소자의 구성방법을 이해한다.2. 실험이..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[Flowrian] CMOS 트랜지스터 논리 회로의 Verilog 설계 및 검증

1. CMOS 트랜지스터 논리 회로- CMOS(Complementary Metal-Oxide-Semiconductor) 논리회로는 PMOS (P-type Metal-Oxide ... 지만 바이폴라(Bipolar) 트랜지스터를 기본하는 TTL 소자에 비하면 동작속도가 느리다는 것이 단점이다.4. CMOS 타입 NOR 게이트 회로의 Verilog 설계 및 검증 ... -NOR 게이트를 PMOS 와 NMOS 트랜지스터를 조합하여 구현한 회로는 아래 그림과 같다.NMOS 트랜지스터들은 병렬로 연결되고 PMOS 트랜지스터들은 작렬로 연결된다. 하나

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2012.07.17

다운로드 장바구니
논리회로실험 결과보고서11 D/A & A/D converter (DAC & ADC)

한다.(d-1) 68KΩ을 병렬로 연결한 경우(d-2) 68KΩ을 제거한 경우(d-2)Part 2. ADC(a) Part 1의 회로 출력에 위의 비교기를 추가한다.(b) 주파수 발생기 ... /A와 A/D 변환기 회로의 구성과 동작 원리에 대해 이해하는 것이었다. 74HC90, 74HC04, 74HC05를 이용하여 D/A와 A/D 변환기 회로를 구성해보았고, 각 IC칩 ... 의 특징에 대해 알아보았다. 또한 구성 중 하나인 OP-AMP의 역할과 그 특징에 대해서도 알아보았다.? DAC는 부호화 되어 있는 디지털 신호를 아날로그 신호로 변화하는 회로이

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
아주대 논리회로 김영진교수님 - 프로젝트(4비트 2의 보수회로)

❒ 논리회로 설계내용 및 동작원리 설명 (최소화 설계된 회로그림 포함) ⦁과제에서 요구하는 것은 ‘회로는 SOP이되 minimal sum으로 구하여 구현하는 것’이 ... 과 같이 순차적으로 진행해야 된다. 4비트 2의 보수회로에 대한 회로에 대한 진리표를 작성한다.end process;end TB_ARCHITECTURE;c

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,500원 | 등록일 2013.03.04

다운로드 장바구니
Maxplus II를 이용한 디지털 논리 회로 실험

디지털논리회로 실험(Maxplus II)정보통신공학과Maxplus II 프로그램은 모든 설계를 프로젝트 중심으로 관리한다. 프로젝트에 포함된 설계 파일 및 컴파일한 파일, 환경 ... 하여 output이 제대로 출력되는지 확인한다. 사용자가 설계하여 만든 논리 회로를 하나의 블록으로 하여 더 큰 프로젝트에 넣을 수 있는데 이렇게 하기 위해서 1-bit Full ... pattern 을 형성) Simulator를 이용하여 Simulation을 진행 한 뒤 결과를 분석한다.Waveform Editor는 논리 회로를 설계하는 목적과 시뮬레이션 데이터를 만드

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2010.11.03

다운로드 장바구니
[공학]조합논리회로

디지털 논리 회로 IV. 조합 논리 회로목 차해독기와 부호기- 학습 목차 – 1. 해독기 2. 부호기 - 학습 목표 – 1. 해독기와 부호기의 원리와 구성을 설명할 수 있다. 2 ... 논리 회로 - n X m 해독기란 n개의 입력과 m개의 출력을 가지는 해독기 2. 부호기(encoder) : 10진수를 2진수로 변환하는 조합 논리 회로n비트의 2진 코드를 입력 ... 으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로 일반적으로 n개의 입력선과 최대 2n개의 출력선을 가지며, 입력값에 따라 선택된 하나의 출력선이 나머지 출력선

Non-Ai HUMAN
| 리포트 | 28페이지 | 2,000원 | 등록일 2007.04.10

다운로드 장바구니
[회로이론]【A+】OrCAD PSpice 사용법 익히기- 회로이론과 논리회로

아날로그 회로와 디지털회로 시뮬레이션 과정1. OrCAD 16.0 DEMO 실행하기)2. File/New/Project를 선택프로젝트 Name 대화창에 Project name ... 후 엔터를 친다.Project manager의 내용을 나타내는 윈도우와 스키메틱 윈도우가 나타남3. Place/Part를 실행하여 회로작성이나 시뮬레이션시 사용할 라이브러리를 선택 ... A. 아날로그 회로 시뮬레이션저항 2개(), 9V DC 전원을 가진 회로에서 각 저항에 걸리는 전압 ?1) 저항 가져오기[순서] 메뉴Place/Part-> libraries 중

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2011.07.15

다운로드 장바구니
아주대학교 논리회로 설계 과제 Key Pad 자물쇠

& 설계 방향1) 비밀번호를 입력하여 문을 열어야 하므로 비밀번호 저장에 관하여 생각해 보았다. vhdl 책을 구하여 저장기능 리 있는 기억소자 회로에 대하여 조사해 보

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2013.11.28

다운로드 장바구니
아주대 논리회로실험 Multiplexer & Demultiplexer 결과보고서

논리회로실험 결과보고서실험4. Multiplexer & Demultiplexer실험 1) MultiplexerEnable 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC ... 04를 이용하여 위의 회로를 구성실험 1 결과값INPUTOUTPUTES1S0D3D2D1D0Y1XXXXXX00011100 ... ×1 먹스를 74HC20과 74HC04 를 가지고 구성했다. enable 입력인 E가 0일 때 동작했으며 입력 E가 1일 때는 다른 입력에 어떤 값이 들어가더라도 회로는 정상

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니

이전10개 52 53 54 55 565758 59 60 61 다음10개

파워링크

신청하기