"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,101-1,120 / 9,769건

02 논리회로설계실험 결과보고서(전,반가산기)

논리회로설계 실험 결과보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 설계한다.각 게이트를 설계 할 때, 동작적 모델링과 자료 ... ) Schematic Design1) Design2) Wave Form3) 결과 분석Schematic Design으로 설계하는 방법은 모델링 방식과는 다르게 논리회로를 그려 설계한다. 방법은 다르 ... 적 모델링 방식은 이미 설계된 두 두 논리 회로를 하나로 합쳐 설계하는 방법이다. Half Adder는 두 번 사용하고 OR gate는 한번 사용하여 설계하였다. waveform 결과

Non-Ai HUMAN
| 리포트 | 9페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
조합논리회로와 순차논리회로의 종류 및 특징

조합논리회로와 순차논리회로의 종류 및 특징1. 조합논리회로(1) 조합논리회로의 정의 및 특징조합회로는 입력과 출력을 가진 논리 게이트들의 집합으로서 출력의 값은 입력한 값 0과 ... 는 동시에 입력되는 입력 채널의 상태에 의해서 결정되는 장치이다.1.논리합, 논리곱, 논리부정 등의 기본 논리회로를 조합한 회로2.처리 결과는 0 또는 13.논리 회로들이 모여 컴퓨터 ... 의 한 기능을 담당하는 구성요소가 되고, 이들이 모 여 컴퓨터가 되는 것4.출력 값이 입력 값에 의해서만 결정되는 논리회로(조합회로의 블록도)입 출력 력변 조 합 회 로 변수 n m

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2008.03.06 | 수정일 2020.05.06

다운로드 장바구니
논리회로실험 결과보고서

t..FILE:논리회로 실험보고서(예비,결과) 다 있음/logiclabunit.ppt..PAGE:1Logic Lab Unit: ED-1000B(1)실험 소자 (IC 칩) 를 꽂 ... 으로 연곱의 논리합과 합의 논리곱 형태 회로 실험 결과입 력출력 FABCD곱의 논리합합의 논리곱000 ... 이 있기 때문이다...FILE:논리회로 실험보고서(예비,결과) 다 있음/실험 3(예비2).hwp③ 여러분들이 구한 곱의 논리합 회로는 NAND 게이트만의 회로로, 그리고 합의 논리

Non-Ai HUMAN
| 리포트 | 14페이지 | 4,000원 | 등록일 2009.12.10

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 결과레포트

논리회로실험 A반결과12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.12실험에 사용된 기기 및 부품 : HD74LS02P, HD74LS04P, HD74 ... LS00P실험 11.1 NOR 게이트를 이용한 비동기식 RS 플립플롭1. NOR 게이트를 이용하여 비동기식 RS 플립플롭을 구성한 회로도에 핀 번호를 작성하라.2. 다음과 같이 입력 ... ="11" 인 경우에는 출력 값을 결정할 수 없는 불확실(Unknown)상태가 된다.실험 11.2 NAND 게이트를 이용한 비동기식 RS 플립플롭1. 논리 게이트를 이용하여 비동기식

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2017.10.17

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 13장. 동기식 D, T 플립플롭 결과레포트

논리회로실험 A반결과13장동기식 D, T 플립플롭5조이름학번실험일15.05.26제출일15.06.02실험에 사용된 기기 및 부품 : 오실로스코프, HD74LS74AP, GD74LS ... 76AN,, 직류전원공급장치,디지털 실험장치, 전압계실험 13.2 D 플립플롭 응용(1) IC 7474를 이용한 지연회로의 회로도 이다. 회로도에 IC 핀번호를 작성하여라.(2 ... 력 Q=0이된다.실험 13.3 T 플립플롭 응용(1) IC 7476(Dual JK Flip-Flop)를 이용한 T 플립플롭의 회로도이다. 회로도에 IC핀 번호를 작성하라.(2) Q

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
아주대 논회실 논리회로실험 실험2 예비보고서

Levels & DC Noise Margins- 논리회로에서의 논리값은 1과 0의 두 종류뿐이지만, 실제로 소자에 걸리는 전압과 전류는 1,0처럼 고정된 값이 아닌 연속적인 값을 가진다 ... 한 성질로 인하여 슈미트 트리거 인버터가 있는 회로는 노이즈에 강한 특징이 있다.3. Resistive Load(DC 특성)- CMOS 논리소자들은 내부에 p채널과 n채널의 푸시풀 ... 1. 실험 목적- CMOS 회로의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.- 슈미트 트리거와 인버터를 직접 동작해보고 이해한다.2. 실험 이론1. Logic

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
최신 디지털회로실험 실험5 추가논리게이트

실험5. 추가 논리 게이트실험목표 :□ 실험을 통하여 OR와 XOR의 진리표 결정.□ 펄스 파형을 이용하여 OR와 XOR 논리게이트 테스트.□ OR와 XOR 게이트를 사용하여 4 ... 비트 2진수의 1의 보수 또는 2의 보수를 실행하는 회로 구성.□ 모의 실험용 결함에 대한 보수(complement) 회로의 고장 진단.데이터 및 관찰내용 :표5-2 표 5-3OR ... .4보수(complement) 스위치를 조작해도 출력에 아무 영향이 없다.배선이 잘못 됬거나 선에 문제가 있다.결과 및 결론 :OR, XOR 게이트를 직접 회로로 구성해봄으로서 진리

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.12.02

다운로드 장바구니
자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일(.docx)이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 test..

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
아주대 논회실 논리회로실험 실험8 예비보고서

경우 출력은 다시 0부터 시작한다.위 의 회로는 앞의 결과에 영향을 받는 카운터로 사이에 전달 시간이 있으므로 비동기식 카운터이다. 전송지연을 없애기 위해서 모든 F/F들은 같

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험7 결과보고서

1. 실험 과정 및 결과-실험결과 기록 및 정리- 6bit Shift Right Register위 회로를 브레드보드에 구현한 결과PR1,2=0 Serial Data=0 CLR=0 ... 을 조정하여 기존에 회로에 저장된 값을 초기화하여 회로를 제어할 수 있었다. 시간에 따라 LED에 들어오는 출력 값이 하나씩 이동하는 결과를 확인하였다.-5bit Shift ... Right Register위 회로를 브레드보드에 구현한 결과SER=0 PE=0 CLR=0 A,B,C,D,E=1PE=1CLR=1 PE=0 클럭인가실험2는 실험1의 회로를 74HC96의 IC

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
7 세그먼트 논리회로 구현

= C' +A'B010011011011101001010011011011001011X3= C' + A'B' X4= B'C' + A'C + A'C(4) 회로도 (AND OR 회로)(4 ... ) 회로도 (NAND회로)(5) 디자인과정에서의 결정① 3 비트의 입력에 관한 상위 4개의 세그먼트를 활용하여 그림으로 나타내었다.상위 4개의 세그먼트만을 이용하였다.② 진리표 작성 ... 은 X 의 BC' 항과 Z의 B'C‘항을 통해 얻을 수 있도록 하였다.(게이트를 줄이기 위함이다.)⑦ 게이트는 최대로 공유하였다.⑧ 논리식을 통해 회로도를 구현하였다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2008.10.07

다운로드 장바구니
아주대 논리회로 VHDL 첫번쨰 과제 자판기

첫 번째 과제는 자판기를 금액으로 표시하는 것으로써, 각 세그먼트 당 8bit 출력으로 만들었고 출력을 결정하는 입력을 4-bit로 표현하였다. 4-bit로 표현했으므로, 0~15까지 값을 결정해줄 수 있는데, 우리가 표현할 숫자는 0~9 까지이므로, 10~15까지는 ..

Non-Ai HUMAN
| 리포트 | 4페이지 | 4,000원 | 등록일 2014.03.23

다운로드 장바구니
[논리회로실험] 실험3. VHDL을 이용한 가산기설계2

과 목 : 논리회로설계실험과 제 명 : 실험3. VHDL을 이용한가산기설계2(CLA)담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04 ... Adder'를 설계한다. 즉, carry를 따로 계산해서 연산의 속도를 증가시킬 것이다.Design① Describe what your circuit does이번에 설계할 회로 ... 는 'Carry Lookahead Adder'이다. 'Carry Lookahead Adder'는 아래 그림과 같이 구성된다.그림 SEQ 그림 \* ARABIC 1 4bit CLA이 회로는 크

Non-Ai HUMAN
| 리포트 | 22페이지 | 2,500원 | 등록일 2014.03.22

다운로드 장바구니
[논리회로실험] 실험2. VHDL을 이용한 가산기설계1

과 목 : 논리회로설계실험과 제 명 : 실험2. VHDL을 이용한가산기설계1담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.02 ... does이번 회로는 '4bit 전가산기&전감산기'이다. 즉, 1bit 2진수를 3개를 더하는(혹은 빼는) 회로를 4번 반복하는 회로이다.· 1bit 전가산기1bit 2진수 3개를 더 ... 하는 회로이다. 3개의 입력과 2개의 출력으로 구성된다. 3개의 입력에는 x, y, ci(carry in)이 있고, 출력에는 s와 co(carry out)이 있다. 여기서 car

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
[토끼] 기본논리회로 및 부울 대수, 회로의 간소화 및 Exclusive OR 회로

기초 전자 공학 실험2실험날짜:조 :조원:1.Title? 기본 논리 회로 및 부울 대수? 회로의 간소화 및 Exclusive OR 회로2.Name3.Abstract1) 기본 논리 ... 한다.2) 2진변수와 논리연산을 다루는 부울 대수(Boolean expression)의 공리 및 정리와 회로를 좀 더 간단하게 나타내기 위해 literal과 gate를 줄이는 k ... 회로인 AND, OR, NOT(Inverter) Gate에 대하여 공부한다.부울 대수의 공리 및 정리를 이용하여 두 회로가 같음을 증명하고 실험을 통하여 제작함으로써 이를 확인

Non-Ai HUMAN
| 리포트 | 42페이지 | 5,000원 | 등록일 2011.04.10 | 수정일 2020.07.10

다운로드 장바구니
논리회로실험) 가산기 및 감산기 예비보고서

예 비 보 고 서10 주 차실험 9 : 가산기 & 감산기1. 실험 목적- 반가산기와 전가산기의 논리와 회로를 이해한다.- 반감산기와 전감산기의 논리와 회로를 이해한다.2. 기본 ... 되는 부울 대수의 값이 입력 값에 의해서 정해지는 조합논리 회로이다. 사칙연산을 수행함에 있어서 가산기는 더해짐의 원리를 가지고 있는데, 일반 입, 출력에서의 값을 덧셈하고, 곱셈 ... 변수를 XOR 그리고 AND 게이트 두 개를 사용하여 사용한다. 이를 통해 합과 캐리를 산출하는 조합 논리 회로이다. Input에는 x와 y 두 개를 이용하고, 그에 따른

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험8 'Counter'

실험 8. 예비보고서.실험목적-카운터의 동작원리와 특성에 대해 이해한다.-2진 시스템에서의 숫자표시를 이해하고 2진 카운터에 대해 알아본다.-비동기식 카운터와 동기식 카운터의 구조와 동작원리에 대해 알아보고 이해한다.-몇몇 카운터 소자의 구성방법을 이해한다.2. 실험이..

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
아주대 논리회로 김영진교수님 - 프로젝트(4비트 2의 보수회로)

❒ 논리회로 설계내용 및 동작원리 설명 (최소화 설계된 회로그림 포함) ⦁과제에서 요구하는 것은 ‘회로는 SOP이되 minimal sum으로 구하여 구현하는 것’이 ... 과 같이 순차적으로 진행해야 된다. 4비트 2의 보수회로에 대한 회로에 대한 진리표를 작성한다.end process;end TB_ARCHITECTURE;c

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,500원 | 등록일 2013.03.04

다운로드 장바구니
논리회로실험) 부울대수의 간소화 예비보고서

을 이해한다.2. 기본 실험 이론* 부울대수란 ??- 부울대수란 컴퓨터 회로설계에 있어 회로에서 사용하는 기본 기호 (AND, OR, NOT 등의 논리연산자)를 사용하여 대수 ... 적으로 표현 할 수 있도록 취급하는 것이다. 부울대수는 디지털 논리 설계에서는 필수적으로 사용되는 지식이다. 디지털 논리에서는 원하는 함수를 가진 회로를 정확하게 실행할 수 있 ... 하여 AND, OR, NOT 와 같은 기본적인 논리 회로 Gate를 사용하여 회로를 설계하는 방법이다. HDL 과정( 회로에 대한 구성 , 동작을 기술 )을 거치지 않고 , 설계

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
Maxplus II를 이용한 디지털 논리 회로 실험

디지털논리회로 실험(Maxplus II)정보통신공학과Maxplus II 프로그램은 모든 설계를 프로젝트 중심으로 관리한다. 프로젝트에 포함된 설계 파일 및 컴파일한 파일, 환경 ... 하여 output이 제대로 출력되는지 확인한다. 사용자가 설계하여 만든 논리 회로를 하나의 블록으로 하여 더 큰 프로젝트에 넣을 수 있는데 이렇게 하기 위해서 1-bit Full ... pattern 을 형성) Simulator를 이용하여 Simulation을 진행 한 뒤 결과를 분석한다.Waveform Editor는 논리 회로를 설계하는 목적과 시뮬레이션 데이터를 만드

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2010.11.03

다운로드 장바구니

이전10개 51 52 53 54 555657 58 59 60 다음10개

파워링크

신청하기