"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 디멀티플렉서 vhdl 논리회로과제 전전설2

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,001-1,020 / 9,581건

디지털발표 디지털 논리회로 및 실습Term Project.ppt

디지털 논리회로 및 실습Term Project가위, 바위, 보!목 차1. 주제 선정 동기지루하고 딱딱하게 느껴질 수 있는 디지털 텀 프로젝트를 일상 생활 게임 으로 쉽게 이해 ... Gamer - 가위 : a2 * !a1 * !a0 - 바위 : !a2 * a1 * !a0 - 보 : !a2 * !a1 * a04. 하드웨어논리 회로 배선가위 바위 보추가기능 회로 ... 배선 및 세그먼트5. 텀프로젝트 진행 계획11월 25일 : 아이디어 구상 회의 11월 29일 : 디지털회로 설계 및 부품 선정 12월 2일 : 회로 배선 및 제작, 작동 확인 12월

리포트 | 10페이지 | 1,500원 | 등록일 2014.03.26

다운로드 장바구니
[논리회로설계실험]1bit 비교기 와 4bit 비교기

1. 실험 내용 1) 1bit 비교기두 입력이 서로 같은지 또는 다른지를 비교하여 알려주는 회로로써 두 입력이 같으면 '1'을 출력하고, 다르면 '0'을 출력하는 회로 ... td_logic ; component comp_1bit -- 이용할 회로 지정 port( a : in std_logic ... ; begin key : comp_1bit -- 지정된 회로에 선을 연결 port map(input_a,input_b,output_eq

리포트 | 5페이지 | 1,000원 | 등록일 2015.07.07

다운로드 장바구니
은행창구회로 -회로해석 및 논리회로실험

회로해석 및 논리회로실험 2 차 설계 결과보고서 ( 카운터 응용회로 설계 )목차 작품 개요 회로도 제작과정 작품 사진 트러블 슈팅 사용 부품 및 역할 분담 일정작품 개요 작품 ... 는 회로 5. 호출 번호의 창구를 선택할수 있음 작품의 특징 은행에서 이용되는 대기표 발권기 및 부가 기능들에 최대한 근접하면서 추가적인 기능 및 부가기능을 표현하는 작품으로 실용 ... 이 가능하도록 제작 .작품 사진변경 사항 대기 인원수와 방문자 수를 측정할수 있는 회로도에서 은행 대기표 번호 표시와 현재 대기 인원수 호출 번호를 표시하는 회로를 제작 . 직접 은행

리포트 | 11페이지 | 10,000원 | 등록일 2010.05.31 | 수정일 2023.10.12

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 예비레포트

논리회로실험 A반예비12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.121. 이 장의 실험 목적에 대하여 기술하시오.- 동기식 플립플롭의 동작원리를 이해 ... 한다.- 동기식 RS 플립플롭의 동작원리와 응용회로에 대해 이해한다.- 동기식 JK 플립플롭의 동작원리와 응용회로에 대해 이해한다.2. 비동기식 플립플롭과 동기식 플립플롭의 특징 ... 01?10셋 상태10?01리셋 상태11?XX불확실 상태- 상승모서리 RS 플립플롭 -위 그림과 표는 상승모서리 RS 플립플롭의 회로도, 심벌 및 진리표이다. 상승모서리 RS 플립

리포트 | 3페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
논리회로 설계실험 mux

Multiplexer 설계1. Introduction1) Encoder와 Decoder의 원리를 이해한다.2) MUX(멀티플렉서)의 작동 원리를 이해한다.3) 8x1 MUX를 VHDL언어로 구현 할 수 있다.4) 2x1 MUX를 이용하여 8x1 MUX를 구현 할 수 있..

리포트 | 7페이지 | 1,000원 | 등록일 2009.07.10

다운로드 장바구니
논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 1담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 3 / 271 ... 가해졌을 때만 출력 단자에 1이 나타나도록 구성된 회로이다. OR gate의 진리표와 기호는 다음과 같다.3)XOR gate상태 1일 때, 출력이 논리 상태 1이 되는 소자이 ... . Introduction기본 gate를 설계한다. 2진 논리 함수인 AND-gate, OR-gate, XOR-gate를 한 architecture에서 구현하여 각 gate가 올바르게 작동

리포트 | 8페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
아주대 논리회로실험 프로젝트 FPGA를 통한 VHDL 구현 프로젝트 - 비밀번호

는 Appendix에만 기재, vhd 파일은 제출하지 않음)① Shifting function-. Shifting function은 이미 프로젝트 이전 논리회로실험에서 구현해 본 바 ... 에 대한 문제 해결 과정은 coding에 대한 정확한 이해도 같이 동반되었다. 더불어 신호의 저장, shifting, 7 segment 등 기존 논리회로실험에서 실험한 내용들을 직접

리포트 | 28페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
아주대 논리회로 VHDL 두 번째 과제 door lock

(1) 문제 설명 및, 예상결과. 설정한 비밀번호가 5017인데, 입력한 비트 4비트 4개와 각 자리의 비밀번호를 비교해봐서 같으면 wrong이 0이 출력이 되고, 다르면 1이 출력이 된다.5017의 값을 넣지 않는 이상 wrong이 1이 하나라도 존재할 것이며, 따..

리포트 | 3페이지 | 4,000원 | 등록일 2014.03.23

다운로드 장바구니
교과교육론 - PPT를 이용한 논리회로 수업교재

3. 논리회로과 목 명 :교과 교육론 학 과 : 정보통신공학과 학 번 : 99741187 이 름 : 이 라 라 담당교수: 이 경 숙 제 출 일 : 02.10.17 ... ReportPower Point를 이용한 수업교재다음조합 논리회로조합 논리 회로의 기능을 이해하고 분석할 수 있다. 논리 함수를 조합 논리회로로 표기할 수 있다 논리 함수를 불 대수식과 카르노도 ... 로 간소화 시킬 수 있다. 복잡한 회로를 동일한 기능의 간소화된 회로로 바꿀 수 있다. 논리 회로를 설계할 수 있다.학습목표www.daejin.or.kr참고자료 :다음조합 논리회로

리포트 | 20페이지 | 2,000원 | 등록일 2013.06.08

다운로드 장바구니
01 논리회로설계실험 결과보고서(And, or gate)

논리회로설계 실험 결과보고서 #1실험 1. 기본게이트 설계1. 실험 목표VHDL을 이용하여 AND gate와 OR gate를 설계한다.각 게이트를 설계 할 때, 동작적 모델링 ... 진리표에 맞는 논리회로를 설계하였다. 논리회로 설계 시에는 동작적 모델링과 자료 흐름 모델링 2가지 방법을 이용하여 설계한다. 두 방법을 이용하여 AND, OR 게이트를 설계

리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
논리회로설계실험 FND(Flexible Numeric Display)제어 7 segments

Lec #8. FND(Flexible Numeric Display) 제어- 7 segments -1. 실험 내용1) 7개의 조각으로 나뉘어진 LED에 입력신호에 따라 숫자나 간단한 기호 점등2) 제어 데이터에 따른 숫자 점등표시할 숫자Segment 제어 데이터(MSB ..

리포트 | 5페이지 | 1,500원 | 등록일 2015.07.07

다운로드 장바구니
[VHDL][논리회로] Halfadder 이용한 multiplier(2진 곱셈기)

[VHDL][논리회로] Halfadder 이용한 multiplier(2진 곱셈기)A+받은 설계 입니다

리포트 | 1,000원 | 등록일 2014.11.15

다운로드 장바구니
조합논리회로의 설계방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계

설계실습101.목적조합논리회로의 설계방법을 이해하고 조합논리회로의 한 예로 가산기 회로를 설계한다.2.준비물직류전원장치 1대멀티미터 또는 오실로스코프 1대Bread board 1 ... -NOR)로직 회로를 설계하여라.(4)XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.(5)4-bit 가산기 회로를 위의 전가산기 회로를 이용해 설계하여라.->S=0인 경우 가산기가 된다.

리포트 | 2페이지 | 1,500원 | 등록일 2010.11.12

다운로드 장바구니
CMOS회로와 응용논리회로

◎ 목차Ⅲ부 CMOS회로와 응용논리회로1. CMOS논리소자의 기본특성 --------------------- 11) MOSFET ---------------------- 12 ... ) NMOS 논리회로 ---------------------- 13) CMOS 논리회로 ---------------------- 24) CMOS 게이트의 특성 ------------- ... --------------------- 14※ 참고문헌 ------------------- 16Ⅲ부 CMOS회로와 응용논리회로1.CMOS논리소자의 기본특성1) MOSFETMOS

리포트 | 17페이지 | 1,000원 | 등록일 2007.06.12

다운로드 장바구니
논리회로실험) register/ shift register 예비보고서

논리 소자이고, 2진수 데이터를 처리하는데 기본이 되는 회로이다. Flip Flop은 clock에 따라 정해진 시점에서 입력을 주고, 출력에 저장하는 동기 식 순서논리소자이다. 이러 ... register는 정보를 저장하고, 거쳐 가는 단계로 생각되는 flipflop들의 상태변화에 영향을 주는 논리조합회로라고 할 수 있다. 일반적으로 register는 외부의 데이터 ... 를 저장하거나 이동시키는 목적으로 사용된다. 이동에 관련해서는 실생활에서 곱셈과 나눗셈을 할 때 숫자의 위 자리 혹은 아래 자리 쪽으로 임의의 자리 수만큼 벗어나게 하는 회로의 경우

리포트 | 3페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
서강대학교 디지털논리회로실험 7주차결과

디지털논리회로실험실험7. Finite State Machines담당교수 : 김 영 록제 출 일 : 2013. 11. 05.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... Finite State Machines2. 실험 목적● Finite State Machine (FSM) 회로를 설계하고 분석할 수 있는 능력을 갖춘다.● Mealy와 Moore State ... 에 아래 회로의 gate를 추가하여 사용할 경우 JK Flip-flop으로 동작하게 된다.▲ D Flip-flop to JK Flip-flop ConversionD Flip-flop

리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
서강대학교 디지털논리회로실험 8주차결과

디지털논리회로실험실험8. Multiplier Design담당교수 : 김 영 록제 출 일 : 2013. 11. 12.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 를 이용하여 구현할 수 있고, add기능은 ALU를 통해 간단히 선택해줄 수 있다. 회로에서는 Multiplicand에 들어온 값이 multiplier와 자리수에 맞추어 하나씩 더해지 ... 고 회로구조 역시 간단하다는 장점이 있다. 그러나 현대의 신호처리 시스템에서 Shift-and-add보다 Booth algorithm을 사용하는 이유는 연산 speed 때문이

리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 결과레포트

논리회로실험 A반결과8장보수와 병렬 가?감산기5조이름학번실험일15.04.07제출일15.04.14전원전압 4.89V, SN74LS83실험 8.3 2의 보수를 이용한 4비트 2진 가 ... ?감산기다음과 같이 4비트 병렬 2진 가?감산기 회로를 결선하고, 출력 값을 측정하여 표를 완성하라.입력출력(SW=X)출력(SW=Y)A _{4}A _{3}A _{2}A _{1}C ... _{4}S _{4} S _{3} S _{2} S _{1}B _{1}D _{4} D _{3} D _{2} D _{1}+B _{4}B _{3}B _{2}B _{1}논리값출력값논리값출력

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 8장. 보수와 병렬 가, 감산기 예비레포트

논리회로실험 A반예비8장보수와 병렬 가BULLET 감산기8조이름학번실험일15.04.07제출일15.04.070. 이 장의 실험목적에 대하여 기술하시오.- 1의 보수 및 2의 보수 ... 에 대하여 알아본다.- 보수에 의한 감산 방법에 대하여 이해한다.- 4비트 병렬 가BULLET 감산기에 대하여 이해하고, 회로를 설계하여 동작을 확인한다.- BCD 가산기에 대하 ... 여 이해하고, 회로를 설계하여 동작을 확인한다.2. 보수를 이용한 감산 방법(1의 보수와 2의 보수)에 대하여 기술하시오.- 보수란?디지털 컴퓨터에서 보수는 어떤 기준이 되는 큰 수

리포트 | 4페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 12장. 동기식 RS 플립플롭 결과레포트

논리회로실험 A반결과12장동기식 RS, JK 플립플롭5조이름학번실험일15.05.12제출일15.05.26실험에 사용된 기기 및 부품 : SN74LS74AN, 직류전원공급장치 ... , 디지털 실험장치, 전압계실험 12.2 7476 IC를 이용한 하강모서리 플립플롭의 동작(1) IC 7476(Dual JK Flip-Flop)을 실험하기 위한 회로도 이다. 회로도 ... 한 상승모러리 JK 플립플롭 회로의 회로도이다. 회로도에 IC 핀 번호를 작성하라.(2) 다음과 같이 입력 값을 인가하고 출력을 관찰하라.입력출력CLKPRCLRJKQbar{Q

리포트 | 2페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니

이전10개 46 47 48 49 505152 53 54 55 다음10개

파워링크

신청하기