"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 디멀티플렉서 vhdl 논리회로과제 전전설2

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,041-1,060 / 9,584건

[아주대] 논리회로실험 7장 결과(Shift Register)

을 사용했다.< 실험 1 >< 실험 1 > 회로도실험 결과 구성한회로 사진위와 같이 회로를 구성하였다. 데이터의 저장과 이동을 보기 위해서 6개의 플립플롭의 출력 Q에 저항과 다이오드 ... 은 시간이 걸린 실험이었다.모두 출력된 경우< 관찰된 오류 >< 실험 2 >< 실험 2 > 회로도실험1에서 플립플롭소자를 이용하여 시프트 레지스터를 구성하고 데이터의 저장과 이동 ... 을 살펴보았다면 2번 실험에서는 직접 시프트 레지스터 소자인 74HC96소자(5bit Shift Register)를 이용하여 위와 같이 회로를 구성하였다. 각각의 입력에 대응

리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
논리회로실험) Decoder / Encoder / 7-segment LED

.2) 입력선에 나타나는 n비트 2진 코드를 최대 2ⁿ 가지 정보로 바꿔 주는 조합논리회로이다.3) 입력 개수에 따라 1 x 2 Decoder , 2 x 4 Decoder- n x ... decoder를 이해하고 실험을 하는 과정이다 . Quartus II를 이용하여 회로를 구현하고, ModelSim 에서의 파형과 DE2- 115 기기를 이용하여 동작을 확인 ... 한다 . 이에 비해 Encoder 는 여러 개의 입력 신호 중에서 어느 신호가 활성화 되었는지 , 또는 입력되었는지를 출력으로 알려주는 회로이다 . Encoder 는 다음과 같

리포트 | 5페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
서강대학교 디지털논리회로실험 5주차결과

하는 회로이다. 각 bit은 Logic으로 1 또는 0이기 때문에 세 bit에 대하여 일치하는지 여부를 판단하여야 한다. 이 때 세 bit가 일치해야만 A=B가 된다.XNOR

리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
[논리회로실험] 드모르간의 법칙

De Morgan's Theorem목적1. 드모르간법칙을 이용하여 부울 논리식을 수정하여 간단하게 만든다. 목적2. CMOS를 사용하여 논리회로를 구성하고, logic ... tester를 이용하여 드모르간 법칙을 실험적으로 증명한다.드모르간■ 드모르간 [Augustus de Morgan, 1806.06.27~1871.03.18] - 영국의 수학자·논리학자·서지 ... 학자 - 근대적인 대수학 개척자의 한 사람으로 유명 - 특히 논리학적 측면을 개척하여 선각자로서의 역할을 하였으며, 확률론에도 공헌부울대수의 공리와 정리X´Y´=X´+Y´(X´+Y

리포트 | 12페이지 | 1,500원 | 등록일 2009.05.14

다운로드 장바구니
2019년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 예비7 논리함수와 게이트

신호가 가해진 후 논리연산 결과가 게이트의 출력으로 나올 때까지 아주 짧은 시간이 지연되는데 이 시간을 전파 지연시간이라고 한다.

리포트 | 6페이지 | 1,500원 | 등록일 2020.09.05

다운로드 장바구니
논리회로-디지털시계 설계 텀프로젝트 발표자료

..PAGE:12Step 7 : implementation▲ 오전 오후 표시부▲ 시간 표시부..PAGE:13Step 7 : implementation▲ 단발 펄스 회로(시간 조절 회로)

리포트 | 15페이지 | 1,000원 | 등록일 2013.12.22

다운로드 장바구니
논리회로실험 실험10 converter 결과보고서

저항을 사용하여 DAC회로를 구성하였다.- 74HC05는 open drain으로 작동한다.- Op amp의 역할 : 반전가산증폭기 카운터의 digital 출력에 따라 입력 전류의 크 ... 종류의 저항을 사용하기 때문에 표시저항 값을 정확히 읽어서 회로를 구성했다.- 실험과정Single pulse clock으로 single pulse를 가하여 D/A converter ... 으로 확인 할 수 없었다. 변화 값이 오실로스코프 노이즈와 분간 할 수 있을 만큼 크지 않아서 확인할 수 없었다.◈ 실험 2 : ADC구성 사진 :- 실험 1 회로의 출력에 LM

리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
[디지털논리회로] 커피자동판매기 설계

diagram) 상태표 (State table) 간소화 ( 카르노맵 이용 ) 회로 설계 시뮬레이션 Case 1. 250 원에서 50 원이 입력되었을 때 Case 2. 250 원 ... -Flop 의 회로도와 진리표 및 여기표 Q(t) Q(t+1) J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0상태도 (State diagram) 0 (000) 50 ... 01 10 11 000 001 011 010 110 111 101 100 C = wH + wyF D = wyH - 12 -회로구성 - 13 - F w H F F+wH w’ H F

리포트 | 25페이지 | 2,000원 | 등록일 2011.06.29

다운로드 장바구니
디지털논리회로리포트(4진업카운트설계)

JK FF을 활용한 동기식 4진 업 카운터 설계CKQ(t)Q(t+1)JKQ1Q0Q1Q0J1J0K1K00000101dd101101dd121011d10d31100dd11□ 여 기 표Q1Q00100d11dQ1Q0010dd111Q1Q0010d01d1Q1Q0010111dd□ 카..

리포트 | 1페이지 | 1,000원 | 등록일 2012.11.27

다운로드 장바구니
논리결과-2-CMOS 회로의 전기적 특성

실험2. CMOS 회로의 전기적 특성1. 실험목적(1) COMS 회로의 전기적 특성을 이해한다.(2) 74HC시리즈를 실험을 통해 동작을 확인하기2. 실험기기(1) DC 전원 ... 시키기 위해 내부적으로 궤완을 사용하는 특별한 회로이다. 먼저 오실로스코프를 X-Y모드로 설정한 다음 CH1의 Voffste을 0으로 설정하고 CH2의 Voffset을 -1로 설정 ... 는데 전류는 멀티미터가 회로와 직렬로 연결되어 있어야 구할 수 있다. 2번 핀에 연결되어 있던 저항을 끊고 그 사이에 멀티미터를 연결하면 저항과 멀티미터와 2번 핀의 출력이 모두

리포트 | 8페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

다운로드 장바구니
아주대 논리회로실험 counter 결과보고서

논리회로실험 결과보고서실험8. counter실험 1) 2단 2진 Counter 비동기식 Counter- J-K F/F을 통한 2단의 2진 값을 AND 게이트를 이용하여 확인- 4 ... 다. 실험 2번 또한 어렵지 않게 구할 수 있었다. 실험1을 약간만 수정하면 쉽게 실험2번 회로를 구성할 수 있었기 때문이다. 이 또한 AND게이트를 사용하지 않았고 여기서는 출력

리포트 | 9페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
디지털논리회로 레포트(전가산기)

캐리 C가 되며, 뒤의 디지트가 S로 표시된다.입력출력XYCinSCout*************011010101010110100100010111< 진리표 > < 논리식 >< 논리회로 ... >2. 이론◆디지털 입력소자◆반가산기< 논리회로 > < 시뮬레이션 >◆전가산기< 논리회로 > < 시뮬레이션 >◆AND, NOT, OR, XOR, XNOR< AND 논리회로 및 ... 진리표 > < NOT 논리회로 및 진리표 >< OR 논리회로 및 진리표 >< NOT AND OR 논리회로 > < NOT AND OR 시뮬레이션 >< XOR 논리회로 및 진리표

리포트 | 4페이지 | 1,000원 | 등록일 2011.03.03

다운로드 장바구니
아주대 논회실 논리회로실험 실험1 결과보고서

지만 이 세 개의 게이트로 NAND gate, NOR gate를 포함한 여러 가지 논리회로를 구성할 수 있었다.실험1)에선 두 개의 입력 값을 받는 게이트를 이용하여 세 개의 입력 값 ... 을 받는 논리회로를 구성하는 실험이었다. 한 개의 IC에는 네 개의 게이트가 포함되어 있으므로 논리회로에 사용되는 게이트의 종류가 같으면 한 개의 IC만으로도 여러 가지 회로를 구성 ... 는데 이는 예비보고서를 작성할 때 예비보고서를 잘못 작성하였다. 예비보고서를 작성할 때 더 조사하고 작성해야 할 것이다.실험1의 회로 결선도실험 2)ABXYZ

리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험1 예비보고서

1. 실험목적- 여러 가지 논리 게이트를 이해한다.- 논리회로 구성법칙을 이해한다.:Boolean Eqs, De Morgan's law2. 실험이론- logic gates ... (AND, OR, NOT, NAND, NOR, XOR)의 논리연산 수행- 논리 값을 이용한 연산 수행Low(L) - logic value = 0- Physical value = 0 ... 가 있다.-출처 : 네이버 지식백과- De Morgan의 법칙드 모르간의 법칙(De Morgan's laws)은 수리 논리학이나 집합론에서 논리곱(집합의 공통 부분), 논리합(집합

리포트 | 5페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험5 결과보고서

1. 실험 과정 및 결과-실험결과 기록 및 정리-2x4 Decoder이 회로를 브레드보드에 구현한 결과S1=0 S2=0 S1=0 S2=1S1=1 S2=0S1=1 S2=1S1S2D ... 1D2D3D*************100100111000:실험 결과가 예비보고서의 실험 예상과 일치한다. 2x4 Decoder는 2개의 입력을 받아 4개의 출력을 나타내는 회로인데 ... 로 나타내는데 사용할 수 있을것이다.-BCD to Decimal Decoder이 회로를 브레드보드에 구현한 결과S1=0 S2=0 S3=0 S4=1S1=0 S2=0 S3=1 S4=1

리포트 | 9페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험5 예비보고서

코딩(Decoding)디코더는 디지털 시스템에서 사용하는 2진수를 우리가 쉽게 인지할 수 있는 숫자나 문자로변환해 주는 소자이다. 2진수를 10진수로 바꿔주는 회로는 BCD to ... 나 10진수의 입력을 BCD, 2진수와 같은 코드로 변환 해주는 논리소자이다. 일반적으로 2n 개의 입력과 n개의 2진 출력을 가지고 있으며 출력은 입력 값에 대응하는 2진 코드를 생성

리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
[논리회로 및 실험] 3비트 입력 7-세그먼트 출력 디코더 실험 계획서

해본다. 또한 2입력 - 1출력인 IC 칩에 맞춰 회로도를 2개짜리로 변경하여 작성해본다.실험에 사용될 예상 기기 및 칩, 기타 부품들Logic Lab Unit Model 9200저항 ... 다이오드의 상태 ON)이다.)실험에 쓰일 게이트:NOT 게이트: 입력 1개와 출력 1개가 있는 게이트로써 논리 부정을 나타낸다. 따라서 입력의 반대로 출력된다. 입력이 0인 경우 ... , 출력은 1이 되고, 입력이 1인 경우, 출력은 0이다. 불 대수식은 F=X' 이다.AND 게이트: 입력 2개 이상에 대하여 출력 1개를 얻는 게이트로써 논리곱을 나타내며, 입력

리포트 | 6페이지 | 1,500원 | 등록일 2016.07.13

다운로드 장바구니
논리회로설계, 7segment verilog 설계

논리회로설계7segment verilog 설계입니다.발표자료(ppt)와 verilog .v 파일이 폴더 안에 있습니다. verilog를 이용하여 7segment 회로설계를 할 때 유용하게 참고할 수 있습니다.

리포트 | 9페이지 | 1,500원 | 등록일 2012.01.12

다운로드 장바구니
아주대 논회실 논리회로실험 실험9 결과보고서

1. 실험 과정 및 결과-실험결과 기록 및 정리-DAC위 회로를 브레드보드에 구현한 결과실험 결과가 예비보고서의 실험예상과 일치한다. 이번 실험은 입력되는 펄스를 2진수 형태 ... 을 것이다. 또R _{f} 값을 4.5k OMEGA 에서 2.7k OMEGA 으로 바꿔 파형의 변화를 확인하였다.-ADC위에서 진행한 DAC회로 아래에 비교기를 부가하여 구현한 결과 ... 실험 결과가 예비보고서의 실험 예상과 일치한다. 이 실험은 위에서 실험한 DAC회로에 비교기를 추가한 실험이었는데, DAC 회로의 출력 값이 아날로그 파형을 보이기 때문에 여기

리포트 | 7페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험8 결과보고서

1. 실험 과정 및 결과-실험결과 기록 및 정리-2진 2단 Counter - 비동기식 Counter위 회로를 브레드보드에 구현한 결과실험결과가 예비보고서의 실험 예상과 일치 ... 의 클럭 입력에 연결시켜 앞단의 F/F에서 결과가 출력되면 그다음 F/F가 출력하는 방식으로 비동기식 Counter의 동작이었다.-3진 Counter - 동기식 Counter위 회로 ... 순으로 변화하였고 회로구성은 실험1과 비슷하였지만 클럭 입력을 병렬로 주었고 출력 Q’를 앞의 J에 연결한 것이 달랐다. 실험1과 비교해서 AB가 빠진 2진수로써 00~10

리포트 | 7페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니

이전10개 48 49 50 51 525354 55 56 57 다음10개

파워링크

신청하기