• 통합검색(9,532)
  • 리포트(8,342)
  • 자기소개서(629)
  • 시험자료(293)
  • 방송통신대(167)
  • 논문(92)
  • 서식(5)
  • ppt테마(2)
  • 이력서(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,021-1,040 / 9,532건

  • 자료 표지
    04 논리회로설계실험 결과보고서(인코더,디코더)
    논리회로설계 실험 결과보고서 #4실험 4. 디코더 인코더 설계1. 실험 목표디코더 인코더에 대해 이해하고 VDHL을 이용해 설계해본다.이 때, 디코더 설계시에는 동적적 표현(if
    리포트 | 7페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    03 논리회로설계실험 결과보고서(병렬가산기)
    논리회로설계 실험 결과보고서 #3실험 1. 정류회로1. 실험 목표다이오드의 기본 특성을 이용한 정류회로를 구성하고 실험을 통해 특성을 확인한다.반파 정류회로, 전파 정류회로 및 ... 브리지 정류회로의 특성을 살펴보고 비교해본다.2. 실험 결과실험 1. 반파 정류회로 및 피크 정류회로(1) schematic & 모듈화1) Full Adder 회로2) 8비트 병렬 ... hematic 방식을 사용하여 회로를 구성한 뒤 저장하였다. 그 후 Full Adder 8개로 병렬 가산기 회로를 구성하였다. 문제 조건에 나온 10진수를 8비트 2진수로 변환
    리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15
    다운로드 장바구니
  • 자료 표지
    [디지털논리회로] 커피자동판매기 설계
    diagram) 상태표 (State table) 간소화 ( 카르노맵 이용 ) 회로 설계 시뮬레이션 Case 1. 250 원에서 50 원이 입력되었을 때 Case 2. 250 원 ... -Flop 의 회로도와 진리표 및 여기표 Q(t) Q(t+1) J K 0 0 0 X 0 1 1 X 1 0 X 1 1 1 X 0상태도 (State diagram) 0 (000) 50 ... 01 10 11 000 001 011 010 110 111 101 100 C = wH + wyF D = wyH - 12 -회로구성 - 13 - F w H F F+wH w’ H F
    리포트 | 25페이지 | 2,000원 | 등록일 2011.06.29
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] 드모르간의 법칙
    De Morgan's Theorem목적1. 드모르간법칙을 이용하여 부울 논리식을 수정하여 간단하게 만든다. 목적2. CMOS를 사용하여 논리회로를 구성하고, logic ... tester를 이용하여 드모르간 법칙을 실험적으로 증명한다.드모르간■ 드모르간 [Augustus de Morgan, 1806.06.27~1871.03.18] - 영국의 수학자·논리학자·서지 ... 학자 - 근대적인 대수학 개척자의 한 사람으로 유명 - 특히 논리학적 측면을 개척하여 선각자로서의 역할을 하였으며, 확률론에도 공헌부울대수의 공리와 정리X´Y´=X´+Y´(X´+Y
    리포트 | 12페이지 | 1,500원 | 등록일 2009.05.14
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 counter 결과보고서
    논리회로실험 결과보고서실험8. counter실험 1) 2단 2진 Counter 비동기식 Counter- J-K F/F을 통한 2단의 2진 값을 AND 게이트를 이용하여 확인- 4 ... 다. 실험 2번 또한 어렵지 않게 구할 수 있었다. 실험1을 약간만 수정하면 쉽게 실험2번 회로를 구성할 수 있었기 때문이다. 이 또한 AND게이트를 사용하지 않았고 여기서는 출력
    리포트 | 9페이지 | 1,000원 | 등록일 2013.11.29
    다운로드 장바구니
  • 자료 표지
    CMOS회로와 응용논리회로
    ◎ 목차Ⅲ부 CMOS회로와 응용논리회로1. CMOS논리소자의 기본특성 --------------------- 11) MOSFET ---------------------- 12 ... ) NMOS 논리회로 ---------------------- 13) CMOS 논리회로 ---------------------- 24) CMOS 게이트의 특성 ------------- ... --------------------- 14※ 참고문헌 ------------------- 16Ⅲ부 CMOS회로와 응용논리회로1.CMOS논리소자의 기본특성1) MOSFETMOS
    리포트 | 17페이지 | 1,000원 | 등록일 2007.06.12
    다운로드 장바구니
  • 자료 표지
    논리회로 실험 결과
    가 High일 때, 5V Low일 때, 0V로 매우 피크한 값을 출력하였다.실험결과 값을 회로도와 비교해 설명하면초기상태 A bit와 B bit 부분의 S0=Low, S1=High이고 ... =High 임을 유추할 수 있고, 실제 데이터 값에서도 같은 결과값을 얻을 수 있었다.여기서 W1, W0는 각 비트를 담당하는 회로에 Input Data의 역할을 하고, bit A ... 와 bit B 단자는 각각 A와 B로 명명되어진 비트자리를 선택하는 Selection Input의 역할을 한다. 그리고 각 회로의 출력단자는 Output, 그리고 비트마다 S0값
    리포트 | 3페이지 | 1,500원 | 등록일 2008.01.17
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 가산기, 감산기 예비
    논리회로 실험 예비보고서실험3. 가산기 & 감산기1. 실험 목적1)가산기와 감산기의 구조와 원리를 이해한다.-반가산기, 전가산기, 반감산기, 전감산기2)Logic gate를 이용 ... 하여 가산과 감산을 할 수 있는 회로를 설계해본다.3)가산기와 감산기의 동작을 확인한다.2. 실험 이론(1) 가산기 : 가장 기본적인 연산이 2진 연산을 기본으로 한다. 각 자리 ... 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용 하여 회로를 구성하고 각각의 모든 입력조합에서 올바른 결과 값을 얻을 수 있는지 확인하여 본다.실험2
    리포트 | 3페이지 | 1,000원 | 등록일 2013.11.29
    다운로드 장바구니
  • 자료 표지
    논리회로실험) 가산기 감산기 결과보고서
    결 과 보 고 서10 주차실험 9 : 가산기 & 감산기1. 실험 과정- 본 실험의 목적은 가산기와 감산기를 이론적으로 먼저 이해하고, 그것을 Quartus II을 이용하여 회로 ... 를 구현하고, ModelSim 값과 DE2-115에서의 동작을 확인함으로써 특징과 원리를 이해하고 익숙해지는데 있다.* 이번 실험은 실험과정 1의 반가산기의 회로와 3의 4bit ... ADD의 회로를 구현한다. 실험과정 1의 반가산기인 경우는 직접 Schematic/Diagram에서 회로를 직접 구현하고, 실험과정 3의 4bit ADD 회로의 구현은 지난 실험
    리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 6주차결과
    디지털논리회로실험실험6.Flip-flops and ShiftRegisters담당교수 : 김 영 록제 출 일 : 2013. 10. 29 (화)학 과 : 전자공학과성 명 ... , JK flip-flop의 동작원리를 이해한다.3) Shift register의 동작원리를 이해한다.2. 실험 결과1. SR latch의 회로를 TTL로 구현하고 입력값을 조작하여 그 ... S/W와 달리 안정된 신호를 주지 못한다. 이 때문에 latch에서 Oscillate 가 발생 할 수 도 있다.2. Gated D latch의 회로를 TTL로 구현하고 그 동작
    리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 4주차결과
    디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 한 회로Tri-state buffer를 CMOS로 구현하면 Input과 Enable 단자가 NAND와 NOR gate를 통해서 PMOS, NMOS gate에 입력으로 들어가게 된다 ... buffer의 Output에서 바라본 회로에서 아무것도 연결되어있지 않으므로 High-Impedance상태로 동작하게 된다. EN단자에 1을 넣어주면 위의 회로는 Input을 그대로
    리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 3주차결과
    디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 의 코드체계를 다른 코드체계로 변환하는 논리회로이다. 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수 ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output
    리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 9주차결과
    디지털논리회로실험실험9. Memory elements : ROM/RAM담당교수 : 김 영 록제 출 일 : 2013. 11. 19.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... . 실험 내용 및 결과분석① Step 1~7● 구현한 회로는 다음과 같다. 여기에서 중요하게 살펴봐야 할 신호는 DIP_SW[3..0]으로 입력해주는 FPGA[3..0]신호이다. 이 ... 하였다. 실제 7-segment에 ROM의 data를 읽어 display하는 실험을 진행하기 위해 구현한 회로는 다음과 같다. LED7-0까지의 data값을 hexa로 바꾸어주는 과정은 앞
    리포트 | 7페이지 | 2,000원 | 등록일 2014.01.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 5주차결과
    하는 회로이다. 각 bit은 Logic으로 1 또는 0이기 때문에 세 bit에 대하여 일치하는지 여부를 판단하여야 한다. 이 때 세 bit가 일치해야만 A=B가 된다.XNOR
    리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02
    다운로드 장바구니
  • 자료 표지
    세다로직으로 구현한 카세트 논리 회로
    세다로직으로 구현한 카세트 논리 회로
    리포트 | 13페이지 | 2,000원 | 등록일 2010.06.19
    다운로드 장바구니
  • 자료 표지
    [논리회로] 디지털시계 설계 텀프로젝트 제안서
    를 논리회로 소자를 이용하여 구현 해 본다.JK플립플롭으로 카운터 회로를 만들어 AND, OR 등의 게이트와 함께 시간 표시 체계를 구현한다.▶Example : Clock System ... ■ Job assignment▶공동작업아이디어 제안, 회로 시뮬레이션, 제안서 제작▶개인작업- 아이디어 제안- 불참- 회로 시뮬레이션, 보고서 작성- 회로 시뮬레이션, 보고서 작성 ... - 회로 시뮬레이션, PPT 발표■ ScheduleDateContents11/25(금)아이디어 제안 종합11/26(토)아이디어 선정 및 구체화 하기11/28(화)제안서 작성11
    리포트 | 2페이지 | 1,000원 | 등록일 2013.02.06
    다운로드 장바구니
  • 자료 표지
    Lab(2) 논리게이트 회로 실습
    ]논리 게이트 IC회로 실습[1]학습목표a)AND, NAND, OR, NOR, XOR, XNOR, INVERTER 게이트의 논리를 확인한다.b)IC data sheet 인터넷 검색 ... 과 자료 보는 법을 익힌다.c)논리 게이트의 조합 논리 입출력에 대하여 이해하고 실습한다.d)주어진 회로도를 보고 breadboard에 회로를 구성하고 부품을 연결하는 능력을 배양 ... 고, 사용하는 IC의 전원(+5V), GND, 입력과 출력 핀 번호를 회로도에 기입한 후 하나하나 확인하면서 breadboard에 부품을 연결한다.?각 회로의 입력과 출력의 논리 결과
    리포트 | 16페이지 | 1,500원 | 등록일 2010.06.23
    다운로드 장바구니
  • 자료 표지
    3장. 디지털 논리회로의 조합 및 응용 . 결과레포트
    3장. 디지털 논리회로의 조합 및 응용1. 실험 목적▶ X-OR gate에 대한 동작원리 이해▶ X-NOR gate에 대한 동작원리 이해▶ X-OR 및 X-NOR gate에 대한 ... 응용2. 관련 이론● Exclusive OR gate- Boole 대수로 정의되지 못하는 응용논리연산 수행- gate들의 조합논리로 정의됨- Y = A?B = A′B + AB ... LS044. 실험? 회로구성도회로 종류회로 사진Exclusive OR gateNAND gate로 구성한 Exclusive OR gate circuitExclusive NOR
    리포트 | 19페이지 | 2,000원 | 등록일 2013.10.16
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] RAM (결과)
    는다.e. ME와 WE를 +5V에 연결시킨다.이와 같은 실험과정에서 +2.5V보다 높으면 논리 “1”이고 +0.5V보다 낮으면 논리 “0”이라고 가정하였다. 측정된 데이터(0과 1
    리포트 | 6페이지 | 1,500원 | 등록일 2009.03.20
    다운로드 장바구니
  • 자료 표지
    로직웍스를 이용한 논리회로 구현
    2009년 논리회로 설계보고서제출자 이름제출자 학번제출자 분반담당교수마감일시제출일시이메일 주소점 수/ (점수/만점)--- 목 차 ---1. 시뮬레이터 요약2. 실험 1: 기본 ... 시키면서 출력 상태를 기록하여라.□ 시뮬레이션 결과□ 결과 값BAX000011101110? 7400 IC 핀 배치도를 참조하여 아래 논리회로를 구성한다. 7400의 핀은 접지 ... 논리게이트 설계 및 구현3. 실험 2: 불 대수와 드로르간의 정리 설계 및 구현4. 실험 3: Exclusive-OR 게이트 설계 및 구현5. 실험 4: 가산기와 감산기 설계 및
    리포트 | 42페이지 | 1,500원 | 등록일 2010.04.28
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 13일 수요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
3:43 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기