"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,061-1,080 / 9,760건

[아주대] 논리회로실험 7장 결과(Shift Register)

을 사용했다.< 실험 1 >< 실험 1 > 회로도실험 결과 구성한회로 사진위와 같이 회로를 구성하였다. 데이터의 저장과 이동을 보기 위해서 6개의 플립플롭의 출력 Q에 저항과 다이오드 ... 은 시간이 걸린 실험이었다.모두 출력된 경우< 관찰된 오류 >< 실험 2 >< 실험 2 > 회로도실험1에서 플립플롭소자를 이용하여 시프트 레지스터를 구성하고 데이터의 저장과 이동 ... 을 살펴보았다면 2번 실험에서는 직접 시프트 레지스터 소자인 74HC96소자(5bit Shift Register)를 이용하여 위와 같이 회로를 구성하였다. 각각의 입력에 대응

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
논리회로 자판기 제작 최종 보고서

개의 입력을 스위치로 입력을 주어서 1개 의 감산기로 만들었습니다. 1개의 가산기를 이용하였기 때문에 논리 게이트들과 멀티플렉서를 사용 할 필 요가 없어져 회로도가 간단화 되었습니다. ... 에서 보여주듯이 A 또는 B가“1”일 경우 SUM이 생성되지만 이 두 비트가 모두 “1”일 경우는 SUM이 생성되지 않는다. 반가산기는 Exclusive OR 회로와 자리 올림수 생성 ... 으로 내는 데 사용된다.3.예비회로도4. 최종회로도5. 수정 및 보완사항① 예비보고서때 2개의 가산기와 1개의 감산기를 사용하는 회로를 발표 하였는데 조교님이 가산기 개수를 줄 일수 있

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2012.02.29

다운로드 장바구니
논리회로실험 -카운터 예비

(Synchronous Counter)에 대해 익히고, 여러가지 카운터의 구성 방법도 알아본다.② 이론2진 계수 회로는 모든 계수회로의 기본으로서 입력펄스는 LSB부터 차례로 채워 ... 지고 원하는 지수에 이르렀을 때는 회로 내의 모든 F/F의 출력이 0으로 환원된다. 만일 카운터가 n stage인 경우에는카운터 = Bn2n-1+Bn-12n-2 ... 에 잠정적으로 중간 상태가 존재할 수 있어 논리상의 에러를 유발하게 된다.이러한 전송지연을 없애기 위해서 모든 F/F들은 같은 clock 펄스에 의해 동시에 트리거시킬 필요가 있

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2010.03.20

다운로드 장바구니
[디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계

디지털회로설계프로젝트 #21. 제목- 고속 동작 덧셈기 설계2. 설계 목적- 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법 ... 기는 32-비트의 입력과 출력을 가지도록 한다.2) 설계 내용- VHDL 언어를 사용하여 설계한다. 이 때 각 논리 게이트는 특정한 지연시간을 가지도록 설계한다.- 32-비트 입력 ... 다. 가산기(adder)의 기본 원리는 10진수의 덧셈에서 같은 자리 수들의 합이 10을 넘게 되면 자리를 올려주는 방식으로 덧셈을 하는 것이다. 디지털 회로에서는 이러한 원리

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06

다운로드 장바구니
[아주대] 논리회로실험 1장 결과(Basic Gates)

The Resulting ReportExperiment 1 - Basic gatesOBJECTIVES (실험을 통하여 확인 할 수 있는 것에 중점)논리 기호로만 구성되어있던 회로 ... 를 사용해 구성하였다. 실험 1-1/1-2/1-3/1-4 에서 위 가상 논리 기호 회로에서는 두 개의 2-input AND/OR/NAND/NOR gate로 구성되어 있지만, 실제로 ... 하나만을 이용하여 위 회로를 구성했다. 우리는 이 비슷한 회로 4개를 논리연산 입력 값을 바꾸어 실험하여 각각 논리연산에 알맞은 결과를 얻을 수 있었다.2번 실험은 2-input

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2013.09.15

다운로드 장바구니
논리회로실험 실험1 basic gate 결과보고서

2주차 결과보고서실험 1 Basic Gates▶실험과정 및 결과◈ 실험 1 [3-Input AND Gate 과정]- 예비보고서에 작성한 결선도와 같이 회로를 구성하였다.- 74 ... HC08 IC칩의 AND게이트 2개를 이용하여 회로를 구성했다.- gate의 출력은 led를 이용하여 high 출력의 경우에 led가 켜지도록 설치하였다.◈ 실험 1 [3-Input ... Gate 과정]- 예비보고서에 작성한 결선도와 같이 회로를 구성하였다.- 74HC32 IC칩의 OR게이트 2개를 이용하여 회로를 구성했다.- 앞 선 실험과 같이 led를 이용

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
논리회로실험 실험10 converter 결과보고서

저항을 사용하여 DAC회로를 구성하였다.- 74HC05는 open drain으로 작동한다.- Op amp의 역할 : 반전가산증폭기 카운터의 digital 출력에 따라 입력 전류의 크 ... 종류의 저항을 사용하기 때문에 표시저항 값을 정확히 읽어서 회로를 구성했다.- 실험과정Single pulse clock으로 single pulse를 가하여 D/A converter ... 으로 확인 할 수 없었다. 변화 값이 오실로스코프 노이즈와 분간 할 수 있을 만큼 크지 않아서 확인할 수 없었다.◈ 실험 2 : ADC구성 사진 :- 실험 1 회로의 출력에 LM

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
논리회로 실험 시프트레지스터와 카운터

의 J, K 입력에 연결된다면 다음 단의 쌍안정 회로는 이동 명령(shift pulse)에 의해 이전 단의 쌍안정 회로가 가지고 있던 데이터를 지니게 된다. 이러한 연속적인 이동명령 ... 하게 되며 한 상태와 다음 상태에 사이에 일시적인 중간 상태가 존재할 수 있어 논리상의 에러를 유발할 수 있게 된다.이러한 전송지연을 없애기 위해서 모든 F/F들은 같은 clock 펄스 ... 의 구조와 동작원리에 대해 조사하라.-링 카운터는 각각의 상태마다 한 개의 플립플롭을 사용하는 시프트 레지스터의 변형이다.위의 회로도는 J-K F/F 5개를 이용한 5BIT 링 카운터

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2010.03.20

다운로드 장바구니
논리회로실험 실험8 counter 결과보고서

카운터를 결손도에 설계하고 설계를 참고하여 브레드보드에 회로를 설치한다.- 2단 2진 카운터의 출력은 AND게이트를 사용하여 나타내려고 했으나 실험부품이 없어서 4개의 NAND ... 식 Counter? 구성 사진 :- 동기식 3진 Counter를 결손도에 설계하고 브레드보드에회로를 설치한다.- 실험 1에서는 두 번째 플립플록의 입력을 첫 번째 플립플록에서 입력 ... 적으로 점등하는 결과를 얻었다.- 3진 회로이기 때문에 표현형이 3개로 3가지의 경우만이 출력된다. 따라서 예비보고서의 예상은 4가지를 나타내기 때문에 성립할 수 없었다.- 1Hz

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
디지털논리회로리포트(4진업카운트설계)

JK FF을 활용한 동기식 4진 업 카운터 설계CKQ(t)Q(t+1)JKQ1Q0Q1Q0J1J0K1K00000101dd101101dd121011d10d31100dd11□ 여 기 표Q1Q00100d11dQ1Q0010dd111Q1Q0010d01d1Q1Q0010111dd□ 카..

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2012.11.27

다운로드 장바구니
논리결과-2-CMOS 회로의 전기적 특성

실험2. CMOS 회로의 전기적 특성1. 실험목적(1) COMS 회로의 전기적 특성을 이해한다.(2) 74HC시리즈를 실험을 통해 동작을 확인하기2. 실험기기(1) DC 전원 ... 시키기 위해 내부적으로 궤완을 사용하는 특별한 회로이다. 먼저 오실로스코프를 X-Y모드로 설정한 다음 CH1의 Voffste을 0으로 설정하고 CH2의 Voffset을 -1로 설정 ... 는데 전류는 멀티미터가 회로와 직렬로 연결되어 있어야 구할 수 있다. 2번 핀에 연결되어 있던 저항을 끊고 그 사이에 멀티미터를 연결하면 저항과 멀티미터와 2번 핀의 출력이 모두

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2012.12.23 | 수정일 2013.11.07

다운로드 장바구니
자판기 베릴로그코드 테스트벤치(testbench) 포함 / Vending machine / Verilog code / 베릴로그코드 설명 결과보고서 포함 / ASIC 설계 / 논리회로 / 디지털 설계

가격이 1000원 및 1500원인 콜라를 판매하는 자판기를 각각 Verilog code로 구현하였습니다.코드파일(.v)과 머신에 대한 설명 및 시뮬레이션 결과에 대한 파일(.docx)이 포함되어 있습니다.1500원 콜라 자판기의 경우 모델심 시뮬레이션에 필요한 test..

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,500원 | 등록일 2020.10.17 | 수정일 2020.10.22

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 11장. 비동기식 RS 플립플롭 결과레포트

논리회로실험 A반결과12장비동기식 RS 플립플롭5조이름학번실험일15.05.12제출일15.05.12실험에 사용된 기기 및 부품 : HD74LS02P, HD74LS04P, HD74 ... LS00P실험 11.1 NOR 게이트를 이용한 비동기식 RS 플립플롭1. NOR 게이트를 이용하여 비동기식 RS 플립플롭을 구성한 회로도에 핀 번호를 작성하라.2. 다음과 같이 입력 ... ="11" 인 경우에는 출력 값을 결정할 수 없는 불확실(Unknown)상태가 된다.실험 11.2 NAND 게이트를 이용한 비동기식 RS 플립플롭1. 논리 게이트를 이용하여 비동기식

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2016.01.14 | 수정일 2017.10.17

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 13장. 동기식 D, T 플립플롭 결과레포트

논리회로실험 A반결과13장동기식 D, T 플립플롭5조이름학번실험일15.05.26제출일15.06.02실험에 사용된 기기 및 부품 : 오실로스코프, HD74LS74AP, GD74LS ... 76AN,, 직류전원공급장치,디지털 실험장치, 전압계실험 13.2 D 플립플롭 응용(1) IC 7474를 이용한 지연회로의 회로도 이다. 회로도에 IC 핀번호를 작성하여라.(2 ... 력 Q=0이된다.실험 13.3 T 플립플롭 응용(1) IC 7476(Dual JK Flip-Flop)를 이용한 T 플립플롭의 회로도이다. 회로도에 IC핀 번호를 작성하라.(2) Q

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.13

다운로드 장바구니
디지털논리회로 레포트(전가산기)

캐리 C가 되며, 뒤의 디지트가 S로 표시된다.입력출력XYCinSCout*************011010101010110100100010111< 진리표 > < 논리식 >< 논리회로 ... >2. 이론◆디지털 입력소자◆반가산기< 논리회로 > < 시뮬레이션 >◆전가산기< 논리회로 > < 시뮬레이션 >◆AND, NOT, OR, XOR, XNOR< AND 논리회로 및 ... 진리표 > < NOT 논리회로 및 진리표 >< OR 논리회로 및 진리표 >< NOT AND OR 논리회로 > < NOT AND OR 시뮬레이션 >< XOR 논리회로 및 진리표

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2011.03.03

다운로드 장바구니
아주대 논회실 논리회로실험 실험2 예비보고서

Levels & DC Noise Margins- 논리회로에서의 논리값은 1과 0의 두 종류뿐이지만, 실제로 소자에 걸리는 전압과 전류는 1,0처럼 고정된 값이 아닌 연속적인 값을 가진다 ... 한 성질로 인하여 슈미트 트리거 인버터가 있는 회로는 노이즈에 강한 특징이 있다.3. Resistive Load(DC 특성)- CMOS 논리소자들은 내부에 p채널과 n채널의 푸시풀 ... 1. 실험 목적- CMOS 회로의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.- 슈미트 트리거와 인버터를 직접 동작해보고 이해한다.2. 실험 이론1. Logic

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
최신 디지털회로실험 실험5 추가논리게이트

실험5. 추가 논리 게이트실험목표 :□ 실험을 통하여 OR와 XOR의 진리표 결정.□ 펄스 파형을 이용하여 OR와 XOR 논리게이트 테스트.□ OR와 XOR 게이트를 사용하여 4 ... 비트 2진수의 1의 보수 또는 2의 보수를 실행하는 회로 구성.□ 모의 실험용 결함에 대한 보수(complement) 회로의 고장 진단.데이터 및 관찰내용 :표5-2 표 5-3OR ... .4보수(complement) 스위치를 조작해도 출력에 아무 영향이 없다.배선이 잘못 됬거나 선에 문제가 있다.결과 및 결론 :OR, XOR 게이트를 직접 회로로 구성해봄으로서 진리

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2012.12.02

다운로드 장바구니
아주대 논회실 논리회로실험 실험8 예비보고서

경우 출력은 다시 0부터 시작한다.위 의 회로는 앞의 결과에 영향을 받는 카운터로 사이에 전달 시간이 있으므로 비동기식 카운터이다. 전송지연을 없애기 위해서 모든 F/F들은 같

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
아주대 논회실 논리회로실험 실험7 결과보고서

1. 실험 과정 및 결과-실험결과 기록 및 정리- 6bit Shift Right Register위 회로를 브레드보드에 구현한 결과PR1,2=0 Serial Data=0 CLR=0 ... 을 조정하여 기존에 회로에 저장된 값을 초기화하여 회로를 제어할 수 있었다. 시간에 따라 LED에 들어오는 출력 값이 하나씩 이동하는 결과를 확인하였다.-5bit Shift ... Right Register위 회로를 브레드보드에 구현한 결과SER=0 PE=0 CLR=0 A,B,C,D,E=1PE=1CLR=1 PE=0 클럭인가실험2는 실험1의 회로를 74HC96의 IC

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2014.04.08 | 수정일 2015.04.16

다운로드 장바구니
논리회로설계, 7segment verilog 설계

논리회로설계7segment verilog 설계입니다.발표자료(ppt)와 verilog .v 파일이 폴더 안에 있습니다. verilog를 이용하여 7segment 회로설계를 할 때 유용하게 참고할 수 있습니다.

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2012.01.12

다운로드 장바구니

이전10개 49 50 51 52 535455 56 57 58 다음10개

파워링크

신청하기