• 통합검색(9,525)
  • 리포트(8,335)
  • 자기소개서(629)
  • 시험자료(293)
  • 방송통신대(167)
  • 논문(92)
  • 서식(5)
  • ppt테마(2)
  • 이력서(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 861-880 / 9,525건

  • 자료 표지
    논리게이트의 연산 및 특성회로
    실험 4. 논리게이트의 특성 및 연산회로논리게이트 입출력의 전기적 특성 논리식을 조합논리회로로 구현 및 실험을통한 진리표 작성 목 적이진법 연산 부울대수 사용 부울대수함수 논리식 ... ) 트랜지스터 - 트랜지스터를 조합한 논리 회로 컴퓨터에 의한 제어에 흔히 사용 74 LS 00 시리즈 번호 74 : 7400 시리즈 54 : 5400 시리즈 구현방식 LS : 저전력 ... 에 따라 분류 전류 구동능력 : TTL CMOS논리회로의 전형적인 전압전달 특성잡음여유도 출력전압이 입력전압보다 여유있게 안정한 값으로 출력되는 것 . 여유분 만큼 잡음이 발생
    리포트 | 24페이지 | 1,000원 | 등록일 2012.04.08
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서
    디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... 설계두 3비트 2진수 A, B의 크기를 비교하는 회로를 [그림 1]과 같이 설계하였다. 이때, 음수는 취급 하지 않으며 각 출력의 논리식은i_{ 2}=a _{ 2}⊙ b _{ 2 ... +AgtB}이다. A=011일 때의 시뮬레이션 결과는 [그림 2]와 같다.[그림 1][그림 2]실제 구현 회로는 [그림 3]과 같다. a2~a0는 DIP_SW[2] ~ DIP_SW[0
    리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 - 실험 6. Flip-flops and Shift Registers 예비 보고서
    디지털논리회로실험예비 보고서[7주차]실험 6. Flip-flops and Shift Registers1. 실험 목적1) Flip-flops의 종류와 용도를 알아본다.2) SR ... 를 이해한다.2. 관련 이론1) 조합 논리회로와 순차 논리회로① 조합 논리회로 (Combinational logic circuit) : 출력이 현재의 입력에 의해서만 결정됨② 순차 ... 논리회로 (Sequential logic circuit) : 출력이 현재의 입력과 현재의 상태에 의해 결정됨2) 래치와 플립플롭 : 1비트의 정보를 저장할 수 있는 회로① 래치
    리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로 / VHDL 설계 과제 보고서 (4 bits Gray to Binary code conversion)
    1. 논리회로 설계 내용 및 동작 원리 설명A) 알고리즘4비트 그레이 코드를 4비트 2진 코드로 변환 하 는 일반적인 알고리즘은 다음과 같다 .1. 4비트 그레이코드를 입력 ... 하는 일반적인 방법이다. 하지만 본 과제에서는 최소식을 통한 회로 구성을 요구한다. 따라서 위의 경우와는 달리, 최소식을 이용해 SOP 방식으로 회로를 구성해야 한다. 따라서 각 4
    리포트 | 4페이지 | 1,000원 | 등록일 2020.05.29 | 수정일 2020.06.05
    다운로드 장바구니
  • 자료 표지
    논리회로실험 8주차 예비보고서
    예 비 보 고 서8주차Latch & Flip Flop분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 목적- 순서논리회로의 의미와 특징을 이해한다. ... 한다.- SR Flip Flop, D Flip Flop, T Flip Flop, JK Flip Flop의 동작을 이해한다.2. 기본이론1) 순서논리회로의 의미순서논리회로는 조합논리 ... 회로와는 달리 현재의 입력뿐만 아니라 과거의 입력과 시간에도 출력이 영향을 받게 되며, 조합논리회로와 피드백을 구성하는 기억소자로 구성된다. 이러한 순서논리회로는 회로의 상태
    리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 4주차 예비보고서
    과 정리를 이해한다.- 부울대수식을 이용한 간소화 방법을 이해한다.- 부울대수를 symbol의 형태로 표현하는 방법을 이해한다.2. 기본 이론논리 회로를 설계함에 있어 부울대수의 특성 ... 을 이해하고 이용하면 복잡한 논리회로를 정확하고 간결하게 표현 가능하다. 부울대수의 기본 법칙으로는 교환, 결합, 분배법칙이 있으며 추가적으로 드모르간의 법칙이 있다.* 부울대수 ... 다.이를 기호화 하면,(A + B )` = A` · B`(AB)` = A` + B` 등으로 표현가능하다.드모르간의 법칙은 논리회로 연산자들로도 표현이 가능한데, 다음과 같이 표기할 수 있다.
    리포트 | 3페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 6주차 결과보고서
    => sw[16]=sw[17]=1[ ?번 경우 ]Multiplxer는 여러 입력선 중에서 하나를 선택하여 해당 입력선의 2진 정보를 출력선에 연결하는 조합논리회로이다.i0[1]=0 ... [0] 모두 0이므로 각각에 해당하는 LED에 불이 들어오지 않는다.[ 실험 3 ]1X2 demultiplexer의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 회로를 구현 ... 1-1. 4x1 multiplexer의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 회로를 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.input단자인
    리포트 | 8페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 5주차 결과보고서
    )을 Quartus Schematic을 이용하여 회로도를 그려보고 비교하여라.[ 간소화 전 ] F = A`BC + A`BC` + A`B`CAND Gate 3개, NOT Gate 3개, OR ... Gate 1개를 사용하였고,매우 복잡한 회로로 표시되었다.[ 간소화 후 ] F = A`(B+C)AND, OR NOT Gate 가 각각 1개 씩 사용하였고,간소화 전보다 훨씬 간결
    리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 7주차 예비보고서
    )디코더(decoder)란 n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다. 일반적으로 디코더는 n개의 입력선 ... *************0011110 [그림1] 2X4 AND 디코더 회로[그림2] 2X4 NAND 디코더 회로★ 2개의 입력에 따라 4개의 출력 중 하나가 선택★ 회로를 비교해 보면 [그림1]의 AND ... 게이트들이 [그림2]에서는 NAND 게이트로 바뀌었음을 알 수 있다. 실제로 회로 구성에 사용되는 디코더는 주로 그림 2와 같은 형태가 많다. 그 이유는 일반적으로 AND 게이트를 칩
    리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 11주차 결과보고서
    에서 업 카운터의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.? 업 카운터의 Modelsim을 이용한 wave구현.? cnt는 0일 때 동작하지 않고, 1일 때만 동작 ... -0001-0010-0011...이러한 순으로 정해진 순서의 상태를 반복한다.1-2. Quartus Ⅱ에서 업 카운터의 회로를 작성하고 DE2-115에서 동작을 확인한다.? 업 ... -0010...순으로 카운터가 작동한다.[ 실험 2 ]2-1. Quartus Ⅱ에서 업/다운 카운터의 회로를 작성하고 Modelsim의 결과 파형을 확인한다.? 업/다운 카운터
    리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 9주차 결과보고서
    . Register의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.? Register의 Quartus Ⅱ ... 된다. 그러므로 불이 들어오지 않는다.[ 실험 3 ]1. Ring Counter의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2-115에서의 동작 ... 과 같은 값을 얻을 수 있다.[ 고 찰 - 실험 2 ]1. Shift Register의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 구현하고, Modelsim 값과 DE2
    리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 4주차 결과보고서
    )을 Quartus Schematic을 이용하여 회로도를 그려보고 비교하여라.[ 간소화 전 ] F = A`BC + A`BC` + A`B`CAND Gate 3개, NOT Gate 3 ... 개, OR Gate 1개를 사용하였고,매우 복잡한 회로로 표시되었다.[ 간소화 후 ] F = A`(B+C)AND, OR NOT Gate 가 각각 1개 씩 사용하였고,간소화 전
    리포트 | 7페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 15주차 결과보고서
    이 1Hz 동작을 하는 구동 회로가 되고, 버튼을 위로 올리면 3Hz 동작을 하는 구동 회로가 된다.)3. KEY3번 버튼을 눌렀을 때는 보드가 어떤 동작을 하는지 작성하시오.KEY3
    리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로(7-Segment) Term
    7-Segment 설계1. 서론 ( 설계 개요 )이 설계의 목적은 7-segment의 구조 및 동작 개념을 이해하고 segment의 구동 및 사용법을 확인 후 논리회로에 대한 ... 까지 배워 온 논리회로 지식과 실험 지식을 통해 Term Project를 무사히 마무리 지을 수 있었다. 납땜하는 과정에서 여러 실수가 있었다. 첫 번째로 소켓에 칩을 끼워 놓은 상태 ... 화 시킬 방법이 없었다.(3) 7-Segment block diagram< 게이트 회로도 >- 회로 결선 및 납땜의 혼돈을 줄이기 위해 각각 번호를 매겨두었다.- 하지만 이렇게 볼
    리포트 | 6페이지 | 1,500원 | 등록일 2012.02.09
    다운로드 장바구니
  • 자료 표지
    논리회로실험 5주차 예비보고서
    하여 합성하고 Programming 하는 방법을 이해한다.2. 기본 이론1) Verilog HDL란?? 단순 논리 게이트나 플립플롭과 같은 기본적인 소자에서부터 제어회로, 통신용 모뎀 ... 과 Verilog HDL로 두 가지의 종류가 있다. HDL은 설계의 효율을 극대화함과 동시에 설계 기간을 단축, 검증 정확도를 향상시킨 언어이다. 디자인 재사용이 가능하며 회로 기능
    리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    논리회로실험 2주차 결과보고서
    .008 v0 V5 V4.004 v5 V0 V4.003 v5 V5 V4.002 v실험고찰1. 실험과정 3, 4, 5 표의 결과 값(v)을 논리 값으로 바꾸시오[표 10] 3개의 Not ... 시켜 내부 회로도가 포함되도록 만든 IC는 각 규격에 따라 출력전류가 결정되는데, IC에 동시에 여러 개의 입력을 줄 경우에 전류량이 모자라게 된다는 것을 알았다. 이로 인해 출력
    리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    성균관대 논리회로설계 A+ 소스
    2012년도 성균관대학교 논리회로설계 실험/실습 A+받은 보고서 소스입니다.
    리포트 | 2,000원 | 등록일 2013.12.18 | 수정일 2013.12.28
    다운로드 장바구니
  • 자료 표지
    논리회로실험 12주차 예비보고서
    정보로 바꿔 주는 조합 회로를 말한다. 일반적으로 디코더는 n개의 입력선과 최대 2n개의 출력 선을 가지며, 입력 값에 따라 선택된 하나의 출력선이 나머지 출력 선들과 반대 값 ... 을 갖는다.입력출력입력출력AY1Y0EAY1Y0*************0111011101X2 디코더enable이 있는 1X2 디코더[그림1] 2X4 AND 디코더 회로[그림2] 2X4 ... NAND 디코더 회로★ 2개의 입력에 따라 4개의 출력 중 하나가 선택★ 회로를 비교해 보면 [그림1]의 AND 게이트들이 [그림2]에서는 NAND 게이트로 바뀌었음을 알 수 있
    리포트 | 4페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30
    다운로드 장바구니
  • 자료 표지
    성균관대 논리회로 설계실험 VHDL을 이용한 4bit Full adder 입니다.
    1)4bit Full_adder의 schematic을 그리시오. a=”0101” , b=”1001”, c_in = ‘0’ 에 대해서 각각의 bit에서의 s와 most bit 에서의 c_out을 schematic에 표현하시오. (스캔 첨부 가능)1.Full_adder..
    리포트 | 2페이지 | 1,000원 | 등록일 2017.05.23
    다운로드 장바구니
  • 자료 표지
    부울 대수와 기본 논리회로 실험
    논리회로실험결과 레포트2부울 대수와 기본 논리 회로실험목표부울 대수를 이용하여 논리식을 간단히 한 후, 이를 실험을 통해 확인한다. 그리고 기본 논리 게이트를 사용하여 XOR ... 고찰1. 논리 소자를 여러개를 써서 하나의 결과에 도달하는 회로를 부울대수식의 공리 및 정리에 의해서 식이 간단히 되는 것을, 실험을 통해 간단히 된 회로와 결과가 같다는 것 ... 소자가 4.7이상을 1로 본다면, 결과가 나오지를 않는다.3. 조합논리 회로 설계를 통해서 여러개의 입력 (4비트,5비트)으로 실제 숫자로 인식하는 것처럼 동작하는 것을 보
    리포트 | 14페이지 | 1,000원 | 등록일 2012.01.29
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 12일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
2:36 오전
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기