"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로과제

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 781-800 / 9,575건

디지털논리회로 비밀번호 일치,불일치 회로 시뮬레이션

디지털 논리회로비밀번호 일치/불일치 회로 시뮬레이션수업 : 화,목,금요일 8교시교수 : 송낙운 교수님소속 : 공과대학 전자전기공학부학번 : B015238이름 : 황선종제출일 ... LED가 켜짐한 자리만 입력했거나 비밀번호가 틀린 경우 적색 LED가 켜짐목적칩의 기능과 논리구조의 이해하며, 지금까지 학습한 내용들을 복합하여 하나의 회로에 응용 및 구현 ... 하는 능력을 배양할 수 있어야 한다.느낀 점처음 Digital Fundamentals 라는 과목을 배우게 되었을 때, 디지털 논리 회로에 대해서 아무 것도 모르는 상태에서 막막하기만 했

리포트 | 8페이지 | 1,500원 | 등록일 2014.05.16 | 수정일 2014.06.03

다운로드 장바구니
아주대 논리회로실험 실험2 CMOS회로의 전기적 특성 예비보고서

을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/03/20과목명: 논리회로실험교수명: 이정원분 반:학 번:성 명:2. CMOS회로의 전기적 특성실험목적 ... CMOS 회로의 전기적 특성 이해실험이론Logic levels & DC noise margins논리 소자의 logic level 판정 방식논리소자는 보통 0~1.5V의 전압을 LOW ... , 3.5~5V사이의 전압을 받을 때 HIGH로 인식한다.noise margin이란논리 회로의 동작을 방해하지 않는 입력 전압의 최대 허용 값이다. 입력전압과 출력전압의 차이로도볼

리포트 | 10페이지 | 1,000원 | 등록일 2016.09.21

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 예비 보고서

디지털논리회로실험예비 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... ) Decoder하나의 코드 체계를 다른 코드 체계로 변환하는 논리 회로이며 일반적으로 입력이 출 력에 비해 더 적은 bit수를 갖는다. 대표적으로 n-to-2^{ n} binary ... 므로 논리 회로는 [그림 4]처럼 구현될 수 있다.[그림 4]2) EncoderDecoder와 반대의 기능을 하는 논리 회로이며 일반적으로 입력이 출력에 비해 더 많 은 bit수를 갖

리포트 | 11페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[A급자료] 아주대 논리회로실험 Quiz대비자료

1. 다음 그림은 CMOS의 입력 전압 값의 변화를 나타낸 것이다. 아래 그림에 CMOS의 출력이 High, Low, Abnormal 상태가 되는 구간을 표시하여라.(단, VCC= 5V, VIHmin= 3.5V, VILmax=1.5V, GND=0V이다)GND(=0)

시험자료 | 3페이지 | 3,500원 | 등록일 2016.07.09

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 2. Digital Logic Gates 예비 보고서

디지털논리회로실험예비 보고서[2주차]실험 2. Digital Logic Gates1. 실험 목적1) TTL의 동작 원리를 확인한다.2) 주어진 진리표를 논리식으로 최적화한다.3 ... Transistor Logic)반도체를 이용하여 구현한 논리회로의 한 종류이다. 고속용, 저전력용 등 용도에 따른 다양한 종류의 TTL이 있다. 동작속도가 빠르지만 소비전력이 크 ... ) 논리식을 TTL로 구현하여 그 동작을 확인한다.4) Xilinx ISE로 설계된 회로를 FPGA로 구현하고 그 동작을 확인한다.2. 관련 이론1) TTL (Transistor

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 3. Decoders and Encoders 결과 보고서

디지털논리회로실험결과 보고서[3주차]실험 3. Decoders and Encoders1. 실험 목적1) 일반적인 binary decoder의 동작 원리를 이해한다.2) 7-s ... 다.3. 토의실험 1에서는 code converter를 구현하였다. 과정 1-A ~ 1-C에서 각기 다른 방법으로 [표 1]의 진리표를 만족하는 논리 회로를 구현해 보았는데, 같 ... 은 논리 기능을 하는 등가 회로라도 구현 방법에 따라 cost와 complexity가 달라지므로 실제 더 복잡한 회로를 설 계할 때는 이를 고려하여 최적의 구현 방법을 찾는 것

리포트 | 10페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
판매자 표지

[디지털 논리회로 실험] 14장. 레지스터 결과레포트

논리회로실험 A반결과14장레지스터5조이름학번실험일15.05.26제출일15.06.02실험에 사용된 기기 및 부품 : HD74LS74AP, SN74LS157N, 직류전원공급장치 ... 멀티플렉서)을 이용한 전송제어 입력이 있는 병렬레지스터 회로의 회로도이다. 회로도에 IC 핀 번호를 작성하라.(2)Q _{0,} Q _{1,} Q _{2}를 “000”으로 초기화하라 ... 은 전송여부를 제어하는 입력신호로서, 레지 스터의 입력을 출력으로 전송 혹은 유보를 결정한다. 그름 은 전송제어 입력이 있는 병렬레지스터의 회로도이다. 전송 제어 입력이 0이면 레지스터

리포트 | 3페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2022.10.09

다운로드 장바구니
[기초전자회로실험1] 디지털공학 실험 논리게이트 1.2 결과 자료

Preliminary report Electronic Engineering[표 4-1]입력출력출력전압측정치ABX0015.0095V0114.7886V1014.7043V1100V[표 4-4]입력출력출력전압측정치ABX0000.0071V0115.0093V1014.9095V11..

리포트 | 3페이지 | 1,000원 | 등록일 2019.03.24 | 수정일 2019.04.01

다운로드 장바구니
[논리회로실험] 실험11. 디지털 클락

과 목 : 논리회로설계실험과 제 명 : 디지털 시계 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.06.11.Introduction이번 ... display를 통해 확인한다. 추가적으로 LCD창을 통해서도 확인해본다. 이번 실험을 통해서 분주회로에 대해 복습하고, 간단한 순차회로 설계에 대해 학습할 수 있다. 그리고 7-s ... 다.Design① Describe what your circuit does이번에 설계할 회로를 통해 디지털 시계를 설계하고 설계한 결과를 7-segment에 출력하게 된다. 이번에 설계할 시계

리포트 | 19페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
[디지털논리회로1] Ripple carry adder

)는 입력에 의해 출력이 결정되는 조합 논리 회로(combinational circuit)로 연산하는 것으로 기억 능력을 갖지 않는다. 말 그대로 2진수의 덧셈을 하는 논리 회로이 ... 개의 출력, 즉 합(S)과 새로운 자리 올림수(result carry, Cout)를 생성한다. 본 문제를 해결하기 위해 아래의 회로도 구성(2-input XOR gate 2개, 2 ... Adder(RCA)는 Full Adder를 일렬로 연결하여 구성한 덧셈회로이다. 여기서 ripple은 ‘잔물결을 일으키며 흐르다’라는 뜻으로, carry값이 ripple(전달

리포트 | 3페이지 | 2,000원 | 등록일 2015.03.16

다운로드 장바구니
[논리회로실험] 실험6. ALU kit

과 목 : 논리회로설계실험과 제 명 : ALU_Kit담당교수 : 김종태 교수님학 과 :학 년 :학 번 : 2011314243이 름 :제 출 일 : 2013.05.07 ... 한다. 이전 실험에서는 carry in까지 고려했지만 이번 실험에서는 고려하지 않았다.② 논리연산 : 논리회로에서 배우는 연산이다. 즉, 'AND', 'OR', 'XOR', 'NOT ... 과 유사하나 Kit에 입력해서 결과를 확인해야 하므로 몇 가지 부분이 추가되었다.'ALU'는 산술연산(덧셈, 뺄셈, 증가, 감소), 논리연산(AND, OR, XOR, NOT

리포트 | 25페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
[논리회로실험] 실험7. shifter

과 목 : 논리회로설계실험과 제 명 :VHDL을 이용한 순차회로설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.05 ... ..Introduction이번 실험에서는 VHDL을 이용하여 순차회로를 설계하였다. 자세히 이야기 하자면 여러 가지 shifter를 설계하였다. 이번에 설계한 shifter는 'Circular ... Describe what your circuit does이번에 설계할 회로는 'Shifter'이다. 이번 'Shifter'는 'Circular Shifter', 'Logical

리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
논리회로실험레포트) BCD 수체계, 7-세그먼트

해 주는 디지털 시스템 구성.3. 모의실험용으로 결함을 만들어 놓은 회로의 고장 진단.사용 부품1. LED 4개2. 7447A BCD/10진 디코더3. MAN72 7-세그먼트 ... 디스플레이4. 4조 DIP 스위치5. 저항 : 330Ω 11개, 1.0kΩ 1개실험순서1.이 실험의 회로를 구성하기 전에 ‘실험 개요’의 ‘회로 결선’ 부분을 복습하도록 하여라. 이번 ... 실험부터 IC에 대한 핀 번호는 생략한다. 핀 번호들은 부록 A의 데이터 시트나 제조업체의 웹 사이트를 참조하기 바란다. 회로 결선을 하기 전에 직접 알아낸 핀 번호를 도면에 기입

리포트 | 10페이지 | 2,000원 | 등록일 2015.10.19

다운로드 장바구니
<논리회로실험>가산기와크기비교기

로 합산하여 역시 BCD로 합의 숫자를 생성하는 회로이다. BCD가산기는 그의 내부 구조에 보정 논리를 포함하고 있어야 한다. 2진식 합에 0110을 합하려면 제 2의 4비트 2진식 ... . 1001더하기표 1. 2진수를 Excess-3 코드로 변환회로도로부터 회로를 구성하여라. 실험 결과의 표 2 진리표에 있는 모든 가능한 입력을 테스트하여라. 출력은 LED로부터 읽 ... 을 수 있는데, LED가 ON일 때는 논리 1을, OFF일 때는 0을 나타낸다.그림 5. 그림 4 회로 구성입력(2진수)출력(Excess-3)D C B AA’D C B A0 0 0

리포트 | 3페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
[논리회로실험] 실험8. counter

과 목 : 논리회로설계실험과 제 명 : Binary/gray counter 설계담당교수 : 김종태 교수님학 과 :학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.21 ... 에 설계할 회로는 'Counter'이다. 이번 'Counter'는 'Binary/gray Counter'이다. 각각의 'Counter'는 모드 설정을 통해 정해주게 된다. 모드 ... 한다. 그리고 분주회로 설계 시 clk를 count할 때 사용되는 clk_d를 선언한다.첫 번째 process는 '분주회로'이다. '분주회로'는 위에서 말한 것처럼 진동수를 조절

리포트 | 17페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
디지털논리회로실험 텀프로젝트

똥피하기 게임을 KIT에 구현- 디지털논리회로실험 프로젝트 최종 보고서 ?0. 목차- 서론- 본론- 결론- 참고문헌- 프로젝트 후기1.서론설계 구성 요소 : 목표 및 기준 설정 ... 할 수 있다.2.본론설계 구성 요소 : 합성, 분석, 제작- 세부 사항 (1) 전체 블록 diagram전체적으로 CLK을 통하여 회로를 제어해주는데 분주기를 통하여 각각의 부분

리포트 | 8페이지 | 2,000원 | 등록일 2013.02.11

다운로드 장바구니
인하대학교 전자공학과 디지털논리회로 sequence detector

010 sequence detector`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: //..

리포트 | 3페이지 | 1,000원 | 등록일 2017.10.15

다운로드 장바구니
아주대학교 논리회로실험 설계 에비보고서

를 받으면 현재 상태에서 99999까지 남은 숫자를 down-counting으로 전환한다.- 동작 중 key0 신호를 받으면 현재 상태에서 정지한다.2. Part별 설계 회로 분석 ... [Switch Part] : Start/Stop 버튼오른쪽의 회로에서 각각의 두 버튼에 JK플립플롭을 사용하였다. JK플립플롭은 SR플립플롭에서 정의되지 않은 S와R이 ‘11’상황 ... 을 Toggle 기능으로 활용하였는데, 이는 다음과 같은 원리로 본 회로에서 동작한다. 먼저, 각각의 JK플립플롭의 J와 K 모두 VCC에 연결이 되어있다. 즉, 클럭이 rising

리포트 | 6페이지 | 1,500원 | 등록일 2016.06.16

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 예비 보고서

디지털논리회로실험예비 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 과 b개의 출력을 갖는 조합논리회로로 볼 수도 있다. [그림 1]은 이러한 ROM의 일반적인 구조를 나타낸다. ROM 중에서 대표적으로 사용되어 온 EPROM의 경우 저장된 데이터 ... 1) ROM (Read Only Memory)반도체 기억 장치의 하나이며 일단 저장된 내용은 전원을 제거하여도 지워 지지 않는다는 특성 이 있다. 회로 설계 관점에서는 n개의 입력

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
논리회로실험) ALU 예비보고서

장치라고 부른다. ALU 은 지난 실험 간에 사용되었던, AND, OR, XOR, NOT 등의 GATE 회로들을 포함하여, 덧셈, 뺄셈, 곱셈, 나눗셈 등을 수행하는 연산 논리회로 ... ( arithmatic-logic unit )은 중앙 처리 장치의 일부로서 컴퓨터가 명령을 함에 따라 연산자들에 의해 연산과 논리를 수행하는 담당자 역할을 하는 것으로, 산술논리 연산 ... 적으로 구성되어 있으며, 산술 연산인 덧셈, 뺄셈, 곱셈, 나눗셈을 수행하는 연산회로를 가지고 있다. 이로 가산 또는 감산의 역할을 수행하여 수치를 더하거나, 뺀다.* 가산기의 종류

리포트 | 3페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니

이전10개 35 36 37 38 394041 42 43 44 다음10개

파워링크

신청하기