"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로 신호등 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 701-720 / 9,525건

단전자 논리회로

나노과학기술이란※ 단전자 논리회로 ※■ 단전자 나노소자 기술단전자 소자(Single-Electron Tunneling device 혹은 SET device)란 하나의 채널에 수백

리포트 | 2페이지 | 1,000원 | 등록일 2010.05.04

다운로드 장바구니
단전자 논리회로

, 환경 및 에너지 전분야에 걸쳐 연구되고 있다.※ 단전자 논리회로 ※■ 단전자 나노소자 기술전자 한 개의 터널링 및 양자역학적 성질을 이용한 단전자 트랜지스터 ( Single ... . 하지만 최중범교수님의 연구진이 개발한 로직회로는 전자 하나만으로 논리신호를 처리하기 때문에 소비전력을 기존 대비하여 100분의 1∼1000분의 1수준까지 줄여 CMOS 회로의 한계를 극복할 수 있는‘차세대 반도체 기술 혁명’이란 평가를 받고 있다. ... -electron transistor ) 와 이를 이용한 집적회로 구현을 위한 기술이다. 이런한 단전자 소자 기술은 반도체 정보통신산업에서 소자 칩의 소형화에 따른 트랜지스터 기능

리포트 | 2페이지 | 1,000원 | 등록일 2010.05.04

다운로드 장바구니
논리회로설계실험 프로젝트 라인트레이서

논리회로설계 프로젝트 설계 보고서1. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.line tracer 가 적외선 센서 ... 게 입력하면 스테핑 모터의 회전속도를 빠르게 할 수 있다.■ 스테핑모터의 특징1. 간단한 개회로(open loop)에서의 고정밀의 위치 제어가 가능하다.2. 기동, 정지의 특성과 응답 ... 들의 동작시간이 일치한다.동작시간이 대폭 단축된다.(6) 클락 분주기입력 클럭을 특정 주파수로 분주하는 회로. 낮은 주파수의 클럭이 생성 되며 클럭의 주기는 길어진다.3. 설계

리포트 | 13페이지 | 2,000원 | 등록일 2015.04.17

다운로드 장바구니
컴퓨터구조 이론 및 실습 [아두이노 플립플롭 및 순차논리회로 실습]

] 순차 논리회로의 해석 및 설계란? 순차논리 회로 : 조합 논리회로 부분과 기억소자, 즉 플립플롭으로 구성되어 있따. 조 합논리의 입력과 기억소자에 저장된 정보 ... 는 회로의 동작에 사용되며, 그리고 기억소자 부분은 조합 논리회로 부분으로 치환되어 2진 정보를 저장하고, 저장된 정보는 새로운 출력상태를 결정짓게 된다 ... 1] 래치 및 플립플롭이란? ⑴ 래치 : 수동적 또는 전자적 조작으로 상태를 바꾸지 않는 한 그 상태를 유지해주는 장치 또는 회로를 말한다. 2

리포트 | 53페이지 | 5,000원 | 등록일 2019.10.02 | 수정일 2019.10.09

다운로드 장바구니
논리회로실험 결과보고서7 Shift Register

Register 회로이다. 처음에는 초기화를 시키고, PR1, 2에 HIGH를 입력하였다. 그리고 Serial data는 low로 준 후, 클럭을 인가하였다. 실험의 truth ... 5-bit Shift Right Register 회로이다. 처음에는 초기화를 시키고, A, B에 HIGH를 입력하였다. 그리고 Serial data는 low로 준 후, 클럭을 인가 ... -bit Shift Right Register 회로이다. Part 2 실험과 비슷하지만 그 회로에서 SER과 QE를 연결하였다. 처음에는 초기화를 시키고, A, B에 HIGH

리포트 | 4페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
논리회로실험 예비보고서7 Shift Register

어서 다른 회로에서 사용될 수 있다.? n-bit shift Register: n-bit shift Register라고 하면 n개의 Flip-Flop으로 구성된 Register ... 와 같은 회로를 구성하고 클럭 신호에 따른 Shifting을 확인한다.Clock PulseQ1Q2Q3Q4Q5Q ... 61110000201100030011004000110500001160000017000000Part 2. 5-bit Shift Right Register(a) 위와 같은 회로를 구성하고 클럭 신호에 따른 Shifting을 확인한다.Clock

리포트 | 6페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
아날로그및디지털회로설계실습예비보고서7-논리함수와 게이트

: 다수3. 설계실습 계획서3.1 XNOR 게이트 설계 및 특성 분석(A) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고 ... , XNOR (Exclusive NOR)의 진리표를 사용하여 AND, OR, NOT 게이트로 XNOR 회로도를 설계한다.- NAND : NAND 게이트는 AND 게이트의 출력을 NOT ... 게이트의 입력으로 연결하여 하나의 단위회로를 구성한다. 입력들이 모두 1일 때만 출력이 0이 되는 연산기능을 갖는 회로이다.

리포트 | 6페이지 | 1,000원 | 등록일 2020.03.29 | 수정일 2020.05.06

다운로드 장바구니
논리회로-논리게이트(or,xor,not,and)

리포트 | 1,000원 | 등록일 2014.06.20

다운로드 장바구니
논리회로 첫번째과제

는 논리회로의 설계는 매우 어렵기 때문에 1의 보수와 2의 보수가 쓰이는데, 산술연산장치가 이들 수의 체계를 이용하면 설계하기 쉽기 때문이다.

리포트 | 23페이지 | 1,000원 | 등록일 2013.03.30

다운로드 장바구니
[논리회로실험] 실험10. LCD

과 목 : 논리회로설계실험과 제 명 : LCD담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.06.04.Introduction이번 실험 ... 에서는 VHDL을 이용하여 LCD창에 원하는 문자열을 출력하는 회로를 설계한다. 8자리의 2진수에 각각 특정 문자가 저장되어 있다. 우리는 원하는 문자열을 출력하기 위해 필요한 메모리 ... your circuit does이번에 설계할 회로를 통해 LCD창에 원하는 문자열을 출력하게 된다. 즉, LUT(Look-Up Table)에 저장된 데이터를 꺼내오는 것이라고 보면 된다

리포트 | 14페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
[논리회로실험] 실험9. detector

과 목 : 논리회로설계실험과 제 명 : 유한 문자열 인식기 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.05.27 ... 한다. 이번 실험에서는 reset이 작동되면 처음 상태로 되돌아가게 설계해준다.Design① Describe what your circuit does이번에 설계할 회로는 '유한 문자열

리포트 | 10페이지 | 2,000원 | 등록일 2014.03.22

다운로드 장바구니
논리회로의 간략화

실험제목-논리회로의 간략화실험목적-논리회로의 간략화를 이해한다.-카르노도 맵을 사용하여 논리회로를 간략화 한다.실험이론논리회로의 간략화란 특정 2진 신호를 얻기 위한 논리회로 ... 를 설계할 때 속도 향상, 부피감소, 비용절감 등의 효과를 얻기 위해 논리게이트의 수를 최소화시키는 것을 논리회로의 간략화라고 한다.불대수식시퀀스 제어 회로는 논리회로를 중심으로 성립 ... 되어 있는데, 이 논리회로를 대수식으로 표현한 것을 불대수식이라고 하며 불대수식으로 표현한 식을 일반적으로 논리식이라 한다.불대수는 조지 불이 19세기 중반에 고안한 논리 수학

리포트 | 7페이지 | 1,000원 | 등록일 2010.04.27

다운로드 장바구니
디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter

1.관련이론◉ Blocking Assignment(=)-계산과 동시에 저장이 이루어진다.◉ Non-Blocking Assignment(2.실험2.1 Part Ⅳ : BCD 카운터 설계◉실험목적 : 50-MHz clock을 사용하여 counter를 구현해본다.(1) Su..

리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
논리회로실험 실험4 예비보고서

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일: 2015-09-11과목명: 논리회로실험교수명: 이정원분 반:학 번 ... 며 Boolean equation과 마찬가지로 두 가지 값의 불 변수를 가진다.- Logic gate(논리 게이트)1) 논리 게이트란 디지털 회로를 만드는데 있어 가장 기본적인 요소입니다 ... 의 Logic gate가 어떤 역할을 하는지 알 수 있게 됩니다.- 회로로 구성된 복잡한 회로를 Boolean eq를 통해 식으로 적을 수 있게 되고, 드모르간과 같은 법칙을 이용

리포트 | 10페이지 | 1,000원 | 등록일 2016.04.09

다운로드 장바구니
[컴퓨터과학과] 2014년 1학기 디지털논리회로 교재전범위 핵심요약노트

제1장 컴퓨터와 디지털 논리회로1. 디지털시스템 - 시스템의 정의: 입력과 출력을 갖는 검은 상자로서, 어떠한 목적을 달성하기 위하여 상호작용하는 구성요소들의 집합2. 디지털 ... 시스템의 장점은 편리성, 융통성, 단순성, 안정성, 정확성 등이 있음3. 디지털시스템의 설계① 회로설계 : 논리소자를 만들기 위해 능동소자와 소동소자를 연결시키는 단계이 ... 시스템의 장점① 디지털시스템은 구성요소의 처리과정이 매우 정확하고 동작상태를 예상할 수 있으며, 구성요소의 설계가 용이하다는 장점을 가지고 있음② 직접회로를 사용하여 설계되는 디지털

방송통신대 | 72페이지 | 9,000원 | 등록일 2014.02.13

다운로드 장바구니
충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 예비보고서

하고 시뮬레이션한다.◆ 이 론(1) ALU의 기능과 구조 : ALU는 산술 연산회로와 논리 연산회로로 나누어진다. 산술 연산은 과 같이 가산, 감산, 증가, 감소 등의 8가지 기능 ... 1010D = A + 1Increament A1101D = A - 1Drecrement A1111D = ATransfer A 1비트 산술 연산회로의 기능논리 연산은 선택단자 S1과 S ... 연산회로 시뮬레이션 : 논리 연산회로의 동작 확신을 위하여 논리 연산회로 시뮬레이션을한다. 시뮬레이션은 MyCAD를 이용하여 수행한다.① MyCAD의 사용법은 본 실험책에 수록

리포트 | 4페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

다운로드 장바구니
<논리회로실험>D래치와D플립플롭

. D래치 회로 구성D래치는 Gated SR 래치(또는 Enabled SR 래치)에서 입력 S의 역(Inverse) R을 구현시키기 위해, 단순히 인버터를 추가한 것과 같다.1.2 ... .2 D플립플롭7474는 PRE(preset)과 CLR(clear)라는 두 개의 비동기 입력을 갖는 양(positive)의 에지 트리거 D플립플롭이다. 그림 8과 같이 테서트 회로 ... 를 구성하여라. 클럭(clock)이 지연(delay) 회로를 지나가도록 연결하여라. 지연의 목적은 D입력에 셋업 시간(setup time)을 주기 위해서이다. 먼저 이에 대한 효과

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.14

다운로드 장바구니
충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 결과보고서

시뮬레이션을 한 다음 심볼화 하라.(3) 의 4X1 Multiplexer를 그리고 시뮬레이션을 한 다음 심볼화 하라.비고 및 고찰이번 실험은 실제로 하는것이 아닌 컴퓨터로 회로

리포트 | 2페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

다운로드 장바구니
논리회로실험) ALU 결과레포트

결 과 보 고 서12 주차실험 11 : ALU1. 실험 과정- 본 실험의 목적은 ALU 회로의 논리와 특성을 이해하고, 그 이론을 바탕으로 실험을 통해 ALU 회로를 익히는 데 ... 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 ALU 회로 ... 를 구현하기 위해 Quartus II을 이용하여, 회로를 주어진 그림과 같이 구현하고 Modelsim과 DE2 - 115 에서의 동작을 확인한다. ALU 회로는 지난 실험

리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
회로실험I 예비보고서 - 논리 게이트 및 부울 함수의 구현

회로실험I 4주차 예비보고서실험 4. 논리 게이트 및 부울 함수의 구현목적?AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 ... 기능을 습득한다.? 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.NOT(Inverter)- 하나의 입력과 출력을 가짐- 신호선과 논리기호의 접점에 작은 원을 그림OR ... 게이트- 입력 중 어느 하나 또는 두 개가 모두 1일 때출력이 1이 되는 논리회로AND 게이트- 두 입력이 모두 1일 때만 출력이 1- 한 입력이 1이고, 다른 입력이 0이

리포트 | 4페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니

이전10개 31 32 33 34 353637 38 39 40 다음10개

파워링크

신청하기