"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 721-740 / 9,525건

충북대학교 전자공학부 4비트 산술논리회로와 시뮬레이션 결과보고서

시뮬레이션을 한 다음 심볼화 하라.(3) 의 4X1 Multiplexer를 그리고 시뮬레이션을 한 다음 심볼화 하라.비고 및 고찰이번 실험은 실제로 하는것이 아닌 컴퓨터로 회로

리포트 | 2페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.15

다운로드 장바구니
<논리회로실험>J-K플립플롭

2.1 실험 과정: J-K 에지-트리거 플립플롭그림 4의 회로를 구성하여라. LED는 결과 논리를 보기 위한 것이며 출력이 LOW일 때 ON이 된다. PRE과 CLR는 비활성 레벨 ... 금지 상태에서도 동작하도록 개선한 회로이다. J-K F/F의 J는 S(set)에, K는 R(reset)에 대응하는 입력이다. J=1, K=1인 경우 J-K F/F의 출력은 이전 출력 ... 로 하기 위해 HIGH로 설정하여라. J에는 논리 1을, K에는 논리 0을 연결함으로써 세트(set) 모드를 선택하여라. 클럭을 LOW(동작시키지 않음)로 하고 PRE과 CLR모두

리포트 | 4페이지 | 1,500원 | 등록일 2015.12.15

다운로드 장바구니
논리회로실험) ALU 결과레포트

결 과 보 고 서12 주차실험 11 : ALU1. 실험 과정- 본 실험의 목적은 ALU 회로의 논리와 특성을 이해하고, 그 이론을 바탕으로 실험을 통해 ALU 회로를 익히는 데 ... 있다. 실험은 Quartus II를 이용하여 회로를 구현하고, FPGA 에 연결하여 회로 결과를 확인하고 Modelsim을 이용하여 파형을 확인한다.* 본 실험에서는 ALU 회로 ... 를 구현하기 위해 Quartus II을 이용하여, 회로를 주어진 그림과 같이 구현하고 Modelsim과 DE2 - 115 에서의 동작을 확인한다. ALU 회로는 지난 실험

리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
회로실험I 예비보고서 - 논리 게이트 및 부울 함수의 구현

회로실험I 4주차 예비보고서실험 4. 논리 게이트 및 부울 함수의 구현목적?AND, OR, NOT, NAND, NOR, XOR, XNOR의 논리함수 개념과 Gate의 구조 및 ... 기능을 습득한다.? 부울 대수를 사용한 논리회로의 표현방식 및 등가회로를 익힌다.NOT(Inverter)- 하나의 입력과 출력을 가짐- 신호선과 논리기호의 접점에 작은 원을 그림OR ... 게이트- 입력 중 어느 하나 또는 두 개가 모두 1일 때출력이 1이 되는 논리회로AND 게이트- 두 입력이 모두 1일 때만 출력이 1- 한 입력이 1이고, 다른 입력이 0이

리포트 | 4페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
논리회로를 통한 홀수 LED 점등

NORORNORORANDAND↑ INPUT high 값이 홀수개 일 때 1이 OUTPUT되는 논리 회로도INPUT 값이 111인 경우점등하였다.INPUT 값이 011인 경우소등 ... 인 경우점등하였다.INPUT값이 001인 경우점등하였다.토의INPUT에 high 값이 홀수개 일때만 high 값을 OUTPUT 하는 비교적 간단한 회로를 구성하는 과제였는데 진행 ... 하는 과정에서 생각보다 회로를 구상하는데도 시간이 많이 소요되고 구상을 완료한 이후에도 직접 회로를 구성하는데도 쉽지 않았다. 회로도로는 간단해 보였는데 직접 브레드 보드에 구현

리포트 | 5페이지 | 1,000원 | 등록일 2015.12.25 | 수정일 2016.01.01

다운로드 장바구니
논리회로실험. 실험4. Multiplexer & Demultiplexer

한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2015.10.09과목명: 논리회로실험(결과보고서)교수명: 최연익교수님 ... 있다.고찰 및 의의이번 실험에서는 논리 회로에서 신호의 전달과 선택과정에서 직접적으로 연결되어 있고 매우 필수적인 요소인 멀티플렉서와 디멀티플렉서의 개념과 회로의 구성 작동방식 ... 입력을 갖는 4x1 멀티플렉서를 74HC20과 74HC04를 이용해 다음 회로와 같이 구성한다.E-enable 입력,S _{0},S _{1}은 선택입력,D _{0}~D _{3

리포트 | 9페이지 | 2,000원 | 등록일 2015.12.21 | 수정일 2016.06.02

다운로드 장바구니
논리회로설계실험 스톱워치 설계과제2 결과보고서

논리회로설계 실험 설계과제 보고서 #2Stopwatch실험 배경 및 목표VHDL을 이용한 여러가지 VHDL표현 방식에 대해서 이해하였으며 그에 따른 여러 조합회로와 순차회로 설계 ... 조합 논리 회로의 영역으로 구성한다. State machine은 밀리 머신과 무어 머신으로 구분된다.분주기 설정스탑워치에서 분, 초 초에 대하여 서로 다르게 분주기가 설정된 클록 ... 를 수행하였다. 순차회로에서 수행한 내용들이 stopwatch를 구현하는데 많이 사용되었으며 카운터 설계, finite state machine 설계 등이 있었다. 이와 같은 과제

리포트 | 9페이지 | 8,000원 | 등록일 2018.01.10

다운로드 장바구니
디지털공학개론 1. 기본 논리 게이트의 회로도, 진리표, 논리식을 정리하시오.

과제명 : 디지털공학개론 과제1과목명 : 디지털공학개론학번 :이름 :1. 기본 논리 게이트의 회로도, 진리표, 논리식을 정리하시오.NOT 게이트1)회로도 2)진리표 3)논리식버퍼 ... 에서 간소화 한 식에 대한 회로를 그리시오.자필, 사진첨부참고문헌 : 1) 디지털 논리회로, 임석구,홍경호 공저, 한빛미디어2) 디지털공학개론 학습자 교안자료참고 사이트 : 없음 ... 게이트1)회로도 2)진리표 3)논리식AND 게이트1)회로도 2)진리표 3)논리식OR 게이트1)회로도 2)진리표 3)논리식NAND 게이트1)회로도 2)진리표 3)논리식NOR 게이트

리포트 | 6페이지 | 1,000원 | 등록일 2020.05.11 | 수정일 2020.05.19

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 8. Multiplier Design 결과 보고서

디지털논리회로실험(EEE2052-01)서강대학교 전자공학과2017년 2학기 결과레포트실험8. Multiplier Design1. 실험개요1) 4비트 곱셈기의 구조와 원리를 이해 ... 한다.2) 팀 단위로 디지털 회로 설계하는 방법을 이해 한다2. 퀴즈 답안지 및 정답-퀴즈 없음3. 실험노트-실험 노트 없음4. 실험 결과 및 분석1) 각자가 설계한 Block ... 방식을 살짝 변형한 combinational 곱셈기를 이용하였다. 이 것은 회로가 단순하고 직관적인 장점이 있지만, partial product가 많아 연산 속도가 느리고 음수의 곱

리포트 | 4페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
응용논리회로 카운터 예비보고서

■실험 목적-이번 실험은 응용논리회로의 카운터 라는 실험으로써, 조합논리회로와 순서논리회로에 대한 대표적인 응용회로인 카운터에 관해서 그 동작 특성을 실현하는 실험입니다. 구체 ... 동기식 카운 터의 동작 원리를 이해하고 각각의 동작 특성을 확인하는 실험입니다.■실험 이론-카운터(counter)는 시프트 레지스터와 마찬가지로 일련의 플립플롭을 연결한 회로지만 그 ... 연결하는 방법에 있 어서 시프트 레지스터와 다릅니다. 카운터 회로에서는 주어진 플립플롭에 대하여 서로 다른 출력상태의 수가 최대가 되도록 회로를 연결하며, 또한 입력 펄스에 대하

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
vhdl 기본적인 논리회로 설계

·VHDL 설계 실습 결과보고서VHDL Lab_01일시2013-9-24전공실습시간학번이름제목기본적인 디지털 논리회로의 설계실습 목적디지털 논리회로는 schematic과 같이 ... 그래픽으로 설계하거나 VHDL과 같이 택스트로 프로그래밍하여 설계할 수이 있다. 본 실습에서는 기본 논리 게이트로 구성된 회로를 schematic과 VHDL로 각각 설계하여 시뮬레이션 ... 하고 DigComV32에 다운로드하는 과정을 실습함으로써 논리회로 설계 과정과 설계 방식의 차이점과 장단점을 비교한다.실습 내용실습 결과진리표IN : A, B, C, D OUT

리포트 | 3페이지 | 1,000원 | 등록일 2013.10.30

다운로드 장바구니
논리회로실험9. 멀티플렉서

논리회로실험 결과 보고서실험. 멀티플렉서를 이용한 조합 논리회로▶ 실험 데이터 및 관찰A>= B 경우의 2비트 비교기 진리표입력출력데이터연결A1A2B2B1X00001B’0 ... 보다 크거나 같으면 1을 출력하는 회로를 구성하는 것이다. 먼저 진리표를 통해 A2A1, B2B1을 선택하여 A2A1이 B2B1보다 크거나 같을 경우 데이터 연결의 D0, D1, D2 ... 아 하나의 출력을 결정하는 역할을 한다는 것을 실험을 통해 이해할 수 있었다.▶ 실험결과 정리.1) 그림9-4의 회로가 진리표의 상부 절반만을 올바르게 출력하고 하부 절반에 대해서

리포트 | 3페이지 | 1,000원 | 등록일 2012.09.08

다운로드 장바구니
논리회로실험-2014-Multiplex

하여 출력하는 논리 회로이다.2 ^{n}개의 입력 중에서 하나를 선택하여 하나의 출력선으로 내보내기 위해서는 최고 n비트의 선택입력이 필요하다. n개의 선택 입력에 의해 선택된 정보 ... 가 단일 출력선을 통하여 신호를 전송하는 회로이다.[ 그림 1 ] multiplexer이번 실험에서는 위와 같은 multiplexer를 VHDL로 설계하는 것이다. 실험에서 최종

리포트 | 7페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
논리회로실험 2014 Digital clock

1. Purpose 1) 4MHz의 오실레이터 clock을 분주하여, 시, 분, 초를 나타내는 디지털 시계를 설계한다.2) RoV-Lab 3000을 이용하여 회로 설계를 검증 ... 한다.2. Background이번 실험은 4MHz의 오실레이터 clock을 분주하여, 디지털 시계를 설계하고 RoV-Lab 3000을 이용하여 설계한 회로를 검증하는 것이 목적이

리포트 | 11페이지 | 1,000원 | 등록일 2014.11.05

다운로드 장바구니
회로실험I 결과보고서 - 논리 게이트 및 부울 함수의 구현

7486 및 SN7404를 이용하여 회로를 구성하고, 각각에 대하여 진리표를 구성하라.고찰논리회로는 전적대에서 부울대수와 카르노프맵을 이용하여 기초적인 부분을 배우고 온 상태라, 기본 ... NAND Gate) ⋄ SN7402(Quad 2-input NOR Gate) ⋄ SN7486(Quad 2-input XOR Gate)실험(1) SN7408로 회로를 결선하고, 1 ... ) B=0, 2)B=1, 3)B=open 상태에 대하여 진리표를 작성하라.(2) 4입력 AND 게이트의 진리표를 작성하라.(3) SN7432로 2입력 OR 회로 진리표를 작성하라.(4

리포트 | 6페이지 | 1,500원 | 등록일 2019.05.13 | 수정일 2020.05.06

다운로드 장바구니
아주대학교 논리회로실험 실험1 Basic Gates 결과보고서

in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험 ... 했던 논리 게이트의 동작을 LED를 이용하여 직접 확인함으로서 보다 정확하게 이해할 수 있었다. 논리회로의 배열에 따라 아주 다양한 논리연산이 가능하다는 것도 또한 알 수 있었다.

리포트 | 7페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
논리회로의 간략화(예비,결과)

? 실험 제목 : 논리회로의 간략화? 실험 일자 : 2011년 9월 6일 화요일? 실험 목적- 부울대수 및 카르노도를 이용하여 논리회로를 간략화한다.- 실험을 통해 부울대수 ... 와 카르노도의 정확성을 검증한다.? 실험관련 이론- 부울대수의 정리부울 대수의 기본 정리와 법칙들은 논리식을 계산하고 논리회로를 간략화시키는 데 사용된다. 또한 복잡한 논리식들도 부울 ... 대수식을 이용하여유도된 것이기 때문에 논리회로의 해석에 대단히 중요하다. 부울대수는교환법칙, 결합법칙, 분배법칙 등의 기본 법칙들은 통산적인 대수학에서의 법칙들과 거의 같다.- 참고

리포트 | 13페이지 | 2,000원 | 등록일 2012.10.11 | 수정일 2013.11.18

다운로드 장바구니
논리회로실험 설계 보고서

1 논리회로실험설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012. 12. 17과목명: 논리회로실험 설계 ... 구조를 사용할 수 있다.4. 동시성, 타이밍 및 클럭킹은 모두 모델화될 수 있다. VHDL은 동기식뿐 아니라 비 동기식 순차 회로 구조도 처리한다.5. 한 설계에 대한 논리 연산

리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - Real-time clock, counter

1. 관련이론? Measuring Time Between Events using an Up-Counter? Initially clear to 0.1 ^{st} event : set cnt=1.2 ^{nd} event : set cnt=0.-Then, multiply c..

리포트 | 8페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
논리회로 자판기설계

LED는 꺼진다.※ 잔액 반환은 구현하지 않는다.2. 회로도3.설계결과4. TROUBLE SHOOTING-시뮬레이션 결과와 실제로 구성한 회로의 결과 값 상이그래서 꾸준한 회로 결선

리포트 | 5페이지 | 1,500원 | 등록일 2012.08.29

다운로드 장바구니

이전10개 32 33 34 35 363738 39 40 41 다음10개

파워링크

신청하기