• 통합검색(9,523)
  • 리포트(8,333)
  • 자기소개서(629)
  • 시험자료(293)
  • 방송통신대(167)
  • 논문(92)
  • 서식(5)
  • ppt테마(2)
  • 이력서(1)
  • 표지/속지(1)
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 521-540 / 9,523건

  • <논리회로실험>논리게이트, 추가논리게이트
    (Exclusice OR) 게이트는 앞서 설명된 게이트들의 조합으로 만들 수 있지만, 많은 응용회로에서 사용되므로 이 게이트는 자신의 유일한 기호를 갖는 기본 논리 소자로 취급된다.XOR ... 회로구성을 통해 진리표를 작성하고 이어서 펄스 파형을 이용하여 XOR논리 게이트 테스트, OR와 XOR게이트를 사용하여 4비트 2진수의 2의 보수를 실행하는 회로를 구성하여 관찰하했다. ... 논리게이트, 추가논리게이트**전자공학과Logic gate, Additional logic gates**Electronic EngineeringⅠ. 서 론1.1 논리게이트1.1.1
    리포트 | 7페이지 | 1,500원 | 등록일 2015.12.14
  • 디지털 논리회로 실험 5장 예비레포트
    논리회로실험 A반예비 레포트5장드모르간의 정리조실험일제출일(1)이장의 실험 목적에 대하여 기술하시오.쌍대의 원리와 드.모르간의 정리를 이해하고, 실험을통해 증명한다. 또한 쌍대 ... 의 원리와 드.모르간의 정리를 이용하여 논리함수를 간략화하고, 논리회로를 간소화하는 능력을 기른다. 간략화된 논리함수를 이용하여 논리회로를 결선하고 작동법을 익힌다.(2) 쌍대 ... 3.모든 1을 0으로 변환4.모든 0을 1로 변환5.각 논리변수는 그대로둔다.(3) 드.모르간의 정리에 대하여 기술하시오.논리학자이자 수학자인 드.모르간이 제안한 드.모르간의 정리
    리포트 | 3페이지 | 1,000원 | 등록일 2019.11.25
  • 기초 논리 회로 예비보고서
    실험 20. 기초 논리 회로제출일 : 2017년 10 월 31 일분 반학 번조성 명3214411815전아롬▣ 예비보고서(1) AND 및 OR 논리함수의 진리표 및 회로 기호 ... 를 작성하라.AND 회로는 모든 입력이 “1” 일 때만 출력이 “1”이고, 그 외의 모든 입력 조합에 대해서는 출력이 “0”이다. AND 회로의 진리표는 아래와 같고 회로 기호는 아래 ... 그림과 같이 나타낼 수 있다. AND 회로의 부울대수의 표현식은 다음과 같다.Y=`A` BULLET B=A LAND B입 력출 력ABY000010100111OR 회로는 모든 입력
    리포트 | 3페이지 | 1,000원 | 등록일 2017.11.28 | 수정일 2021.12.16
  • 논리회로실험 결과 8
    them in following this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교 ... 때 이전 값이 toggle된 결과가 나오는 사실을 이용하였다. 카운터란 일정한 상태도 내에서 반복적으로 상태를 옮겨가는 회로를 말한다. 우리 실험에선 우선적으로 비동기성 카운터 ... 에 값이 전달되면서 Propagation delay가 필연적으로 발생하게 된다.회로는 간단하며, J-K F/F의 연속적인 나열로 구성된다. Active_low 입력에 대해서 CLR
    리포트 | 11페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.11.07
  • 논리회로실험 결과 6
    ode of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번 ... : 201220754성 명: 조윤성1. 실험 결과이번 실험은 여태 까지의 실험했던 조합(Combination)논리 회로와 다르게, 현재의 출력이 과거의 입력에 의해서도 변하는 순서 ... (Sequence)논리회로를 실험하였다.실험에선 순서 논리 중 Latch(래치)와 Filp-Flop을 공부하였다. 래치와 플립플롭은 모두 기억소자로, 값을 저장하기 위해 사용된다. 입력방식이 같
    리포트 | 10페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.10.12
  • 논리회로실험 예비 5
    ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성 ... (Decoder)디코더(Decoder)는 부호화된 입력을 부호화된 출력으로 변환하는 다중 입력, 다중 출력 논리회로이다. 일반적으로 입력 코드는 출력 코드보다 적은 비트수를 가지 ... , 가장 보편적인 디코더 회로는 출력 코드는 m bit를 가지는 1-out-of-m 코드로써, m개의 bit 중 하나만이 활성화 되며, m은2 ^{n}과 동일하다. 이와 같이 입력이 n
    리포트 | 12페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2021.04.08
  • 논리회로실험 예비 6
    of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754 ... ① Latch(래치)와 Flip-Flop(플립플롭)래치와 플립플롭은 순차 논리 회로를 구성하는 기본적인 요소이며, 기억소자이다. 표준 IC에서 래치와 플립플롭은 독자적인 논리게이트 ... 성 명: 조윤성1. 실험목적- Latch와 Flip-Flop를 이해하고 그 차이점을 확인한다.- 각 회로를 구현하고 출력을 통해 이론의 회로가 타당한지 확인한다.2. 실험이론
    리포트 | 13페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2021.04.08
  • 논리회로실험 결과 7
    합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 결과이번 실험은 플립플롭의 실용적 예인 시프트 레지스터(Shift ... 하였다. 이에 대한 회로도와 예상 결선도는 아래와 같으며 실제 실험에서 둘은 동일하게 결선되었다.회로도예상결선도각 입력을 설명하자면 PR은 Preset으로 F/F의 활성에 기여한다. CLR ... 을 연결해 구성한 5 bit 시프트 레지스터이다.회로도예상결선도각 입력을 보자면 SER은 실험 1과 동일하게 앞쪽 F/F에 어떠한 값을 채워질지 결정한다. CLR는 회로의 초기
    리포트 | 12페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31
  • 논리회로실험 예비 10
    정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 목적- DAC ... 와 ADC 회로의 구성과 동작 원리를 이해한다.- 실제 변환기 구성을 통해 구동 결과를 확인한다.2. 실험 이론① DAC와 ADC의 사용 이유실생활 대부분의 입력신호는 연속적인 값 ... 된다.INPUTOUTPUTxAxYLHHL② 74HC0574HC04와 동일하게 6쌍의 인버터로 구성되나, Open collector 혹은 Open drain구조이다. 따라서 원하는 논리
    리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31
  • 논리회로실험 예비 9
    this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번 ... 은 대량의 기억장소를 집적하기 용이하여 주기억장치로 사용된다.1bit RAM회로를 통해 간단한 1bit RAM을 구현하면 위와 같다. SRAM을 구현하기 때문에 플립플롭이 사용 ... 된다. Selection input은 전체 회로의 Enable을 담당하므로 1이 인가되어야 회로가 동작하게 된다. 램의 동작 모드는 Read와 Write로 나뉘며 Read는 1
    리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31
  • 논리회로실험 예비 3
    1. 실험 목표 - 기본적인 Gate의 조합논리회로로써 반가산기, 전가산기, 반감산기, 전감산기를 구성해본다. - 진리표와 비교하여 결과를 확인해본다.2. 실험이론① 반가산기 ... 다.표현식에 따른 반가산기의 게이트수준 회로도와 진리표는 아래와 같다.② 전가산기 반가산기가 존재하지만, 실제로 한 비트만을 더하는 연산은 비중이 작다. 한 비트 이상을 갖는 오퍼랜드
    리포트 | 10페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2018.10.08
  • 논리회로실험 결과 3
    : 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험결과이번 실험은 기본적인 Gate의 조합논리회로인 가산기와 감산기를 실험 ... 수 있는 감산기를 실험했다. 컴퓨터의 논리회로에서 뺄셈은 일반적인 연산으로 힘들기 때문에 보수의 덧셈으로 계산한다. 따라서 A입력에 NOT Gate를 취해줌으로써 뺄셈 연산 ... 하게 만족스런 결과를 얻을 수 있었다.2. 결과 고찰3주차 실험은 기본적인 Gate의 조합논리회로 중 가장 기초가 되는 가산기와 감산기의 동작을 확인했다. 1bit의 반가산기와 반
    리포트 | 7페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2020.09.23
  • 논리회로실험 예비 4
    합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 목적- 멀티플렉서(Multiplexer ? MUX)와 디멀티플렉서 ... (Demultiplexer ? DMUX)의 회로를 구성하고 입력과 출력을 확인하여 이를 이해한다.2. 실험 이론① 멀티플렉서(Multiplexer ? MUX)멀티플렉서는 디지털 ... 이다.DS _{1}S _{0}Y_3Y_2Y_1Y_00xxxxxx*************011001001111000회로를 통해 각 출력을 논리식으로 나타내면Y _{0}=D {bar
    리포트 | 11페이지 | 1,500원 | 등록일 2016.09.24 | 수정일 2020.09.23
  • 논리회로실험 예비 8
    this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번 ... 하는 동작을 이해한다.2. 실험 이론① 카운터카운터라는 이름은 상태도(S1, S2, ...Sn)가 하나의 사이클을 포함하는 모든 순차회로에 일반적으로 사용된다. 가장 널리 이용 ... 로 각각 회로의 상태를 1과 0으로 만든다. Active_low입력이므로 0일 때 활성화된다. 단, 둘다 1로 비활성화 됐을 땐 Q와 Q’가 모두 1이 되어 안정화된 출력을 얻
    리포트 | 10페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31
  • 논리회로실험 결과1
    합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 과정 및 결과우선 Basic Gate의 입력과 출력을 확인 ... 001100100110111111112. 결과 및 고찰Simple is the best라는 말이 있듯이 Basic Gate는 말할 필요도 없이 모든 회로에서 무궁무진하게 사용된다. 단순히 0과 1이 아니라 이를 조합 ... 해 엔지니어가 원하는 논리대로 시스템을 구현할 수 있는 첫 걸음이 Basic Gate인 것이다.값의 출력과 진리표의 확인에 있어서 실험1의 중간결과값인 L1을 확인하지 못한 것
    리포트 | 6페이지 | 2,000원 | 등록일 2016.09.04 | 수정일 2019.09.26
  • 논리회로실험 결과 2
    을 썻으며, 2개의 칩을 사용하여 inverting을 연쇄적으로 실시하였 다. 예상 결선도를 토대로 실험의 회로를 구성하였다.
    리포트 | 9페이지 | 2,000원 | 등록일 2016.09.04 | 수정일 2019.09.26
  • 디지틀 논리회로 실험8 멀티플렉서와 디멀티플렉서
    을 익혀 각종 플렉서를 만들 수 있는 능력을 키운다 .이 론실험 순서 7408,7420 회로를 사용해 4x1 멀티플렉서 회로를 구성한다 . 74151 회로를 사용해 4x1 멀티플렉서 ... 회로를 구성한다 . 74151 회로 2 개를 사용해 전가산기 회로를 구성한다 . 7404,7411 회로를 사용해 디멀티플렉서 회로를 구성한다 . 응용과제 ) 74151 회로 2 개 ... 를 사용한 전가산기 회로에서 수정하여 전감산기 회로를 구성한다 .4x1 멀티플렉서 입력 I 0~3,S,A,B 에 따른 출력 F 를 구한다74151 IC 를 이용한 4x1 멀티플렉서
    리포트 | 15페이지 | 4,000원 | 등록일 2019.10.11 | 수정일 2021.11.15
  • 논리회로실험 예비 7
    this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번 ... F/F(74HC76)을 이용한 시프트 레지스터우선 순차 논리회로에서 가장 중요한 것은 값을 초기화 시키는 것이다. 이를 위해 CLR을 1로 두어 모든 정보를 없앤다. 다음으로 두 ... . PR은 프리셋, CLR은 클리어의 약자로 각각 회로의 상태를 1과 0으로 만든다. Active_low입력이므로 0일 때 활성화된다. 단, 둘다 1로 비활성화 됐을 땐 Q와 Q
    리포트 | 9페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2021.10.31
  • 논리회로실험 결과 10
    하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 결과이번 실험은 마지막 실험으로 DAC와 ADC를 공부 ... 는 지점을 파악함으로써 현재 아날로그 신호에 대한 디지털 신호를 유추할 수 있었다.2. 실험 고찰이번 실험은 논리회로실험의 마지막 실험으로서 DAC와 ADC를 동작시켜보았다. DAC ... 도를 가진다. 이에 따라 DCBA 각 bit에 가중치 저항을 입력하여 신호에 따라 전압을 증폭하여 출력한다. 이는 개략저적인 DAC 동작 원리이다. 아래는 DAC회로도와 예상 결선
    리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2019.11.22
  • 논리회로실험 결과 9
    : 논리회로실험교수명: 이정원 교수님학 번: 201220754성 명: 조윤성1. 실험 결과이번 주차는 플립플롭을 이용해 2bit, 16bit 램(RAM)을 구현하였다. 램은 원 ... 은로도를 확인해 볼 수 있듯이, 출력이 입력으로 피드백 되는 플립플롭을 확인해 볼 수 있다.회로도예상 결선도결선이 복잡해 보였지만 OE, In, WR 입력을 차례차례 연결하여 혼동 ... 었다. 상용 칩을 사용했기 때문에 회로도는 각 pin에 대한 간단한 입력으로 결선할 수 있었다.회로도예상 결선도진리표를 확인해보면 Write 동작에 대해서 Word(D)가 입력
    리포트 | 8페이지 | 2,000원 | 등록일 2016.09.24 | 수정일 2019.11.11
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 11일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:47 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감