• 통합검색(9,527)
  • 리포트(8,337)
  • 자기소개서(629)
  • 시험자료(293)
  • 방송통신대(167)
  • 논문(92)
  • 서식(5)
  • ppt테마(2)
  • 이력서(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로 신호등 plc
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 921-940 / 9,527건

  • 자료 표지
    실험(1) 응용논리회로(카운터) 예비보고서
    실험 (1) #4 예비보고서응용논리회로 : 카운터11. 목 적조합논리회로와 순서논리회로에 대한 대표적인 응용회로인 카운터에 관해서 그 동작 특성을실현한다. 구체적으로, 카운트-업 ... 원리를이해하고 각각의 동작 특성을 확인한다.2. 이 론카운터(counter)는 시프트 레지스터와 마찬가지로 일련의 플립플롭을 연결한 회로지만 그 연결하는 방법에 있어서 시프트 ... 레지스터와 다르다. 카운터 회로에서는 주어진 플립플롭에 대하여서로 다른 출력상태의 수가 최대가 되도록 회로를 연결하며, 또한 입력 펄스에 대하여 출력상태가규칙적으로 변하도록 한다
    리포트 | 10페이지 | 2,000원 | 등록일 2014.07.08 | 수정일 2023.09.07
    다운로드 장바구니
  • 자료 표지
    [아날로그및디지털회로설계실습A+] 논리함수와 게이트 예비 레포트 입니다
    아날로그 및 디지털 설계 실습8# 논리함수와 게이트예비 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... 계획서(1) AND, OR, NOT 게이트를 사용하여 NAND, NOR, XOR 게이트의 기능을 갖는 회로도를 그리고, XNOR의 진리표를 사용하여 AND, OR, NOT 게이트 ... 로 XNOR의 회로도를 설계하라. ABX001010100111(2) AND게이트와 OR게이트 각각의 입출력 시간 딜레이를 측정할 수 있는 방법에 대해 조사하고 딜레이를 가장 정확
    리포트 | 4페이지 | 1,000원 | 등록일 2017.10.06
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 실험4 예비보고서 Multiplexer & Demultiplexer
    을 이수하는데 최선을 다할 것을 서약합니다.학 부: 전자공학부제출일: 2015/04/03과목명: 논리회로실험교수명: 이정원분 반: 5조학 번:성 명:실험 4Multiplexer ... (Demultiplexer)디멀티플렉서(DeMUX)는 1개의 입력 선을 받아들여 n개의 선택선의 조합에 의해 2ⁿ개의 출력선 중에서 하나를 선택하여 출력하는 회로이며 데이터 분배기 ... 하는 조합 회로. 출력선의 선택은 선택 입력의 비트 조합에 의해 결정된다.준비물IC : 74HC04 1개, 74HC11 2개, 74HC20 3개, 74HC139 1개, 74HC153
    리포트 | 5페이지 | 1,000원 | 등록일 2016.12.24
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 프로젝트 7 segment 스탑워치
    논리회로설계 설계 보고서 #21. 설계 배경 및 목표논리회로설계 수업을 진행하며 학습한 내용을 활용하여 목표에 따른 논리회로를 설계한다.7segment에 표시되는 스탑워치를 설계 ... 어야 하는 단점이 있다.십진수를 이진수로 나타내기 위해서는 나눗셈을 시행하는 복잡한 회로가 요구되기 때문에, BCD코드는 10진 출력을 요하는 회로나, 마이크로프로세서에 주로 사용 ... 는 규칙이기 때문에, 이 규칙에 맞는 조건을 이용하여 회로를 설계해야한다.BCD 코드의 특성상 비트 4자리가 0~9 만을 나타낼 수 있기 때문에 입력 시에는 10 이상의 수를 4
    리포트 | 15페이지 | 3,000원 | 등록일 2015.04.17 | 수정일 2016.03.26
    다운로드 장바구니
  • 자료 표지
    논리회로설계실습-비교기-MUX-ALU-예비보고서
    논리회로설계 실험 예비보고서 #5실험 5. 조합 회로 설계-비교기_MUX_ALU실험 목표비교기와 MUX, DEMUX 그리고 ALU의 작동에 대하여 이해한다. 이를 바탕으로 입력 ... unit)산술논리연산장치는 산술연산, 논리연산 및 시프트(shift)를 수행하는 중앙처리장치 내부의 회로 장치로, 독립적으로 데이터 처리를 수행하지 못하며 반드시 레지스터들과 조합 ... 란 두개의 입력을 서로 비교하여 그 결과를 알려주는 회로이다. 두개의 입력 A, B를 입력 받아 A가 B보다 큰 경우, A가 B보다 작은 경우, A와 B가 같은 경우를 세가지 출력
    리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10
    다운로드 장바구니
  • 자료 표지
    논리회로설계실습-비교기-MUX-ALU-결과보고서
    논리회로설계 실험 결과보고서 #5실험 5. 조합회로 설계 - 비교기, MUX, ALU1. 실험 목표4비트 크기의 이진수 A, B와 2비트 크기의 선택 신호 S를 입력으로 받아 5 ... 비트 이진수 Y를 출력하는 산술논리연산장치(ALU)의 동작을 이해하고 설계한다. 소스 코드 작성 시, 함수와 프로시저를 포함한 패키지를 사용하여 작성한다. 테스트 벤치 작성을 통해 ... 설계한 ALU가 정상적으로 동작하는지 시뮬레이션을 통하여 확인한다.2. 실험 결과 4가지 연산을 수행하는 산술논리연산장치(ALU)를 함수, 프로시저를 이용하여 작성하시오.(1
    리포트 | 8페이지 | 1,500원 | 등록일 2018.01.10
    다운로드 장바구니
  • 자료 표지
    논리설계회로실험
    실험제목: 비교기(5장 결과 보고서)1. 예비조사 및 실험 내용의 이해 1.1 비교기란? - 비교기는 입력되는 두 수 A, B의 크기를 비교하여 어느 수가 큰지(또는 같은지)를 출력으로 나타내주는 조합회로이다. - 12345와 12678를 비교하는 방법은..
    리포트 | 8페이지 | 1,000원 | 등록일 2009.04.01
    다운로드 장바구니
  • 자료 표지
    [아날로그및디지털회로설계실습A+] 논리함수와 게이트 결과 레포트 입니다
    아날로그 및 디지털 설계 실습8# 논리함수와 게이트결과 레포트설계실습 8. 논리함수와 게이트1. 목적 : 여러 종류의 게이트의 기능을 측정을 통하여 실험적으로 이해한다.2. 실습 ... 의 진리표와 등가회로를 작성하고 두 입력의 모든 경우에 대해 출력 전압의 값을 측정하라.NAND 진리표입력출력입력 A입력 B출력 X001011101110NOR 진리표입력출력입력 A입력 ... 입력B출력X0V0V0.1606V0V5V4.5472V5V0V4.3337V5V5V0.1607V(2) NAND 게이트만 사용하여 AND, OR, NOT 게이트의 등가회로를 구성하라
    리포트 | 6페이지 | 1,000원 | 등록일 2017.10.06
    다운로드 장바구니
  • 자료 표지
    디지털로직실험 8장 논리 회로 간소화
    실험8논리회로 간소화● 실험 목표□ BCD 무효코드 검출기에 대한 진리표 작성.□ 카르노 맵(Karnaugh map)을 이용한 표현식의 간소화.□ 간소화된 표현식을 구현하는 회로 ... 었다면, 표현식에 두 개의 곱항이 존재하고 문자 D는 두 개 항 모두에서 볼 수 있을 것이다. 이 표현식을 논리 회로로 바로 구현할 수 있다. 각 항을 D로 인수분해 함으로써 무효 ... 예상 : 불이 들어 올수도 있고 안 들어 올수도 있다.이유 : 먼저 풀업저항의 사용이유는 스위치의 ON/OFF상태를 명확하게 구분하기 위해서 이며 논리 회로에서는 입력상태를 적절
    리포트 | 7페이지 | 3,000원 | 등록일 2013.06.22
    다운로드 장바구니
  • 자료 표지
    논리회로의 간략화 예비보고서
    실험 제목논리회로의 간략화실험 목적부울대수 및 카르노도를 이용하여 논리회로를 간략화한다.실험을 통해 부울대수와 카르노도의 정확성을 검증한다.기본 이론1) 부울대수디지털(논리)회로 ... 는 각 입출력전압이 0또는 1로 주어진 2진 형태로 동작한다. 0과 1의 표기는 미리 정의된 전압범위를 나타낸다. 이러한 논리회로의 특성은 디지털 시스템의 분석과 설계시 부울대수 ... (Boolean algebra) 사용을 필요로 한다. 부울대수는 대수방정식(부울식)으로서 논리회로의 입출력 관계를 나타내는 간단한 수학적 방법이다.부울대수는 일반대수와는 달리 단지
    리포트 | 10페이지 | 1,000원 | 등록일 2011.09.16
    다운로드 장바구니
  • 자료 표지
    논리회로실험13.JK플립플롭
    논리회로실험 결과 보고서실험. J.K 플립플롭▶ 실험 데이터 및 관찰단계 1. PRE‘ 과 CLR’의 입력에 대한 출력 관찰PRE‘입력부분에 LOW 입력 했을 때 초록색 불 ... 빨강10초록11토글모드단계 3. 그림 13.-3의 회로에 대한 출력관찰노란불이 꺼질때마다 빨간 LED와 초록 LED가 번갈아 가면서 꺼졋다 켜졌다를 반복한다.단계4. 리플 카운터
    리포트 | 2페이지 | 1,000원 | 등록일 2012.09.08
    다운로드 장바구니
  • 자료 표지
    디지털논리회로실험(Verilog HDL) - SR Latch, Level-Sensitive D-latch, D Flip-Flop
    functional and timing simulation.(3) CodeFigure 1에 나타난 회로를 그대로 구현.? 실험결과(1) Simulation(2) RTL Viewer2.2 D ... to verify its correct operation.(3) CodeFigure 5에 구현된 회로를 그대로 구현. D_latch의 코드는 part2에서 구현된 것과 동일
    리포트 | 12페이지 | 1,000원 | 등록일 2019.08.29
    다운로드 장바구니
  • 자료 표지
    디지털 논리회로 자판기 구현
    Question #3.1. IntroductionIn this question, I saperated the states according to the amount of money accumulated until now. That means, S0 equals to 0..
    리포트 | 6페이지 | 1,000원 | 등록일 2011.06.28
    다운로드 장바구니
  • 자료 표지
    [대충] 결과 가산기와 ALU 그리고 조합논리회로 응용
    디지털공학실험(결과보고서)실험 : 가산기와 ALU 그리고조합논리회로 응용◆실험가. 2개의 입력과 출력을 표시하고 ALU를 이용하여 16진 가감산 결과를 확인하는 실험을 해 보
    리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17
    다운로드 장바구니
  • 자료 표지
    [VHDL][논리회로] Mealy, Moore Type의 FSM(신문자판기)
    [VHDL][논리회로] Mealy, Moore Type의 FSM(신문자판기)A+받은 설계 입니다
    리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2018.05.17
    다운로드 장바구니
  • 자료 표지
    순서논리회로의 기본정리
    순서 논리회로의 종류- 목 차 -1. 서 론2. 본 론1) 레지스터2) 카운터3. 결 론4. 참 고 문 헌1. 서 론순서(순차)회로(Sequential Circuit)는 임의 ... 의 시점에서의 출력 값이 그 시점에서의 입력 값과 회로의 내부 상태에 의해서 정해지는 논리회로이다. 따라서 입력의 조합만으로는 출력이 정해지지 않는 논리 회로인 것이다.또한 순서 논리 ... 회로라고 하는 것은 플립플롭(flip-flop ; latch포함)과 조합 논리회로로 구성된 논리회로를 의미한다. 게이트들만으로 구성된 회로는 조합논리회로이나 플립플롭이 포함
    리포트 | 6페이지 | 1,000원 | 등록일 2010.04.14
    다운로드 장바구니
  • 자료 표지
    [대충] 예비 가산기와 ALU 그리고 조합논리회로 응용
    디지털공학실험(예비보고서)실험 : 가산기와 ALU 그리고조합논리회로 응용1. 실험 목적반가산기와 전가산기의 원리를 이해하고, 설계를 통해 조합논리회로의 설계방법을 공부한다.상용 ... 할 수 있다.●74181 ALU의 동작74181은 산술 및 논리연산기능을 하나의 칩 안에서 동작되도록 만들어진 집적회로이다. 모드선택 단자 M이 ‘H’일 경우 논리연산을 수행 ... 를 출력하는 가산기를 반가산기라고 하며, 이때 두 개의 수 A, B를 합해서 나온 합과 자리올림이 발생한다.②전가산기두 개의 이진수와 아래 자리에서 발생한 자리올림수를 더해주는 회로
    리포트 | 4페이지 | 1,000원 | 등록일 2015.01.17
    다운로드 장바구니
  • 자료 표지
    [디지털논리회로/임석구/개정3판] 연습문제 2장풀이
    [디지털논리회로/임석구/개정3판] 3판 연습문제 2장풀이1. 다음 물음에 답하여라.① 디지털 전자회로는 일반적으로 5V를 사용하는데 5V를 10구간으로 나누어 데이터를 0부터 9 ... 까지 표현하려면 아주 정밀하게 판단할 수 있어야 한다. 10개의 데이터를 표현하려면 회로가 아주 정밀해야 하고 복잡해 질 수밖에 없다. 따라서 간결하게 표시할 수 없을 뿐만 아니
    리포트 | 5페이지 | 1,000원 | 등록일 2016.04.16 | 수정일 2016.04.18
    다운로드 장바구니
  • 자료 표지
    조합논리회로 실험 이론정리(10주차)
    내용을 요약하면 가산기라는 것은 이름 그대로 더하는 것을 의미한다. 이런 가산기에는 반가산기와 전가산기가 있는데 반가산기는 2입력 회로이고 전가산기는 3입력 회로이다. 2진수 ... 값 0, 1이 되면 출력 값 1을 가지는 회로이다. 반가산기의 진리표와 회로도를 작성하면 다음의 표와 같다.다음으로 전가산기는 반가산기와 똑 같은 방식이라고 생각하면 된다. 다른 ... 을 가지는 것이다. 전가산기 진리표와 회로도는 다음과 같다.전가산기의 경우는 출력 값이 복잡하여 부울대수와 드모르간의 법칙으로 구하여 간소화를 하면 불편함이 많다. 그래서 카르노맵
    리포트 | 10페이지 | 1,000원 | 등록일 2013.06.09
    다운로드 장바구니
  • 자료 표지
    [아주대] 논리회로실험 2장 예비(CMOS 회로의 전기적 특성)
    Experiment 2 CMOS 회로의 전기적 특성OBJECTIVES- CMOS 회로의 전기적 특성 이해. -> VOHmin, VIHmin이나 내부저항, transition ... time 등 실제 CMOS회로에서의 소자들의 특성을 실험을 통해서 직접 관찰하고 그 이유를 알아본다.RESUME OF THEORYLogic levels & DC noise ... margins논리 소자의 logic level 판정 방식V _{OHMIN} : HIGH를 출력할 때 최소 허용 전압V _{IHMIN} : HIGH를 입력받을 때 최소 허용 전압V
    리포트 | 9페이지 | 2,000원 | 등록일 2013.09.15 | 수정일 2013.09.25
    다운로드 장바구니
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 08월 12일 화요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
11:26 오후
문서 초안을 생성해주는 EasyAI
안녕하세요. 해피캠퍼스의 방대한 자료 중에서 선별하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 목차부터 본문내용까지 자동 생성해 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 캐시를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기