"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 881-900 / 9,525건

논리회로(진리표 작성, 부울대수, k-map, Q-M알고리즘, 로직웍스 시뮬레이션)

등등의 소프트웨어를 이용하여 회로도를 그리시오.(2.5) 구성한 회로에 대한 모의실험을 수행하고 그 결과를 설계한 진리값과 비교하시오.12345 67 8 9 1011 13 15

리포트 | 13페이지 | 3,000원 | 등록일 2020.03.19 | 수정일 2020.04.14

다운로드 장바구니
논리회로설계 프로젝트 - abel 학번구하기

처음 작성한 abel 파일 - 실행시 out파일이 생성되지 않음.MODULE hooniv2TITLE 'My Sample Program'hooniv DEVICE 'P22V10';"INPUT PINSSEL,A,B,C,D,E PIN 2,3,4,5,6,7;"OUTPUT PIN..

리포트 | 7페이지 | 2,000원 | 등록일 2014.10.07

다운로드 장바구니
09 논리회로설계실험 결과보고서(fsm)

논리회로설계 실험 결과보고서 #9실험 9. FSM1. 실험 목표무어머신의 개념을 이용해 주어진 동작에 맞게 작동하는 자판기를 설계한다.2. 실험 결과실험 1. 무어머신을 이용 ... 번째 프로세스 문에서는 스텝 클록 발생회로를 설계하였다. 스위치를 길게 누르더라도 한 클럭만큼의 신호만 발생시키는 회로이다. 초기 상태에서 스위치를 누르면 클록상승 때 S1

리포트 | 7페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
09 논리회로설계실험 예비보고서(fsm)

논리회로설계 실험 예비보고서 #9실험 9. FSM1. 실험 목표FSM의 개념에 대해 이해하고 Mealy machine과 Moore machine의 차이에 대해 알아본다.회로 ... 되거나 어떤 출력을 갖는 기계이다. 순차회로를 제어하는 데 쓰이며, 밀리 머신과 무어 머신으로 구분된다.(2) Mealy machine회로의 출력 신호가 현재 상태들과 입력 신호에 의해 ... 결정되는 형태의 순차회로. 외부로부터 들어오는 입력신호도 출력신호에 영향을 주는 회로.입력신호 조건에 따라 여러 개의 출력 신호를 가질 수 있으며 자유도가 높은 상태도 구현이 가능

리포트 | 6페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
순서논리회로 2 시프트 레지스터 예비보고서

■실험의 목적- 이번 실험은 '순서논리회로 2: 시프트 레지스터' 라는 실험이며, 순서논리회로의 기본적인 응용회로가 되는 시프트 레지스터, 링 카운터, 존슨 카운터, 의사 불규칙 ... 들어오면 플립플롭의 4개 출력은 각각 0 0 0 1 으로 되고, 클럭 펄스 의 수만큼 1이 오른쪽으로 이동하게 됩니다.-별도의 복호기가 필요하지 않다는 장점이 있습니다.(a)회로

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
08 논리회로설계실험 예비보고서(카운터)

논리회로설계 실험 예비보고서 #8실험 8. 카운터 설계1. 실험 목표카운터의 개념과 종류에 대해 학습하고, VHDL을 이용하여 각 카운터를 설계한다.2. 예비 이론(1) 카운터 ... 의 출력을 나타내기 위해 사용되는 회로이다. 링카운터의 마지막단에서 출력을 끄집어 내어 첫단의 입력과 엇갈리게 결합시켜 놓는다.링카운터는 N개의 플립플롭으로 2N가지의 상태를 나타낼

리포트 | 9페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
07 논리회로설계실험 결과보고서(RoV)

논리회로설계 실험 결과보고서 #7실험 7. RoV Lab7000 사용법1. 실험 목표RoV-Lab7000이 목표에 맞게 동작하도록 VHDL을 이용하여 설계한다.led와 7 s

리포트 | 8페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
판매자 표지

기본 논리게이트(AND, OR, NOT 게이트) 회로실험 결과 레포트

기본 논리 게이트디지털 공학 실험1. 실습내용 : 기본 논리 게이트2. 실습날짜 :3. 실 습 조 :4. 실습개요ⅰ. 논리회로의 기본이 되는 NOT, AND, OR 게이트의 논리 ... 를 구성할 수 있다.실험3. 3입력 AND 게이트(7411 사용)7411 게이트의 논리기호1) 7411 게이트를 이용, 회로를 구성한다.2) 실험 4와 같은 방법으로 X의 출력을 확인 ... 으로 연결하지 않아도 3입력 AND게이트의 논리회로를 구성할 수 있다.실험3. OR 게이트OR 게이트를 비교한 스위치 회로도1) A,B(입력)에 전압을 가하지 않고, 접지(Ground

리포트 | 8페이지 | 1,000원 | 등록일 2016.03.29

다운로드 장바구니
[VHDL][논리회로] 자판기 설계(3가지,반환)

[VHDL][논리회로] 자판기 설계(3가지,반환)A+받은 설계 입니다실습 최종 과제 였고 최선을 다해서 만들고교수님한테도 칭찬 받은 설계입니다.코인 반환과 잘못된 코인 입력시 반환기능도 있습니다

리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2018.05.17

다운로드 장바구니
논리회로 기초이론

* 논리회로 기초* 10진수의 소수를 r진수로 변화하려면 소수값에 기수를 곱하여 나온 정수가 r진수로 변환한 값이 된다.* 부호-보수방식(숫자부분으로만 구성)1의보수 : 역수 ... +y)=x※ 부울 대수의 조작은 대부분 간단한 회로를 얻기 위하여 수행된다.* 정준형식 : 최소항의 곱이나 최대항의 합으로 이루어진 식.1. 최소항 : 각 원소를 모두 포함 ... ' = ∑(1,2,4,7)* S-R 래치(NOR회로사용) * S'-R' 래치(NAND회로사용)1. S = 1 : set 상태 1. S = 0 : set 상태2. R = 1 : reser

시험자료 | 7페이지 | 1,500원 | 등록일 2008.10.17

다운로드 장바구니
08 논리회로설계실험 결과보고서(카운터)

논리회로설계 실험 결과보고서 #8실험 8. 카운터 설계1. 실험 목표VHDL을 이용하여 카운터를 설계한다.설계한 카운터를 이용하여 RoV-Lab3000의 led와 7segment ... 실험을 하기 전 작성했던 예비보고서에서 설계했던 존슨카운터를 응용하여 설계하였다.실험의 목표는 클락 주파수가 2Hz인 회로이다. 이를 위해 첫 번째 process 문에서 클락

리포트 | 5페이지 | 2,000원 | 등록일 2014.09.27 | 수정일 2016.03.26

다운로드 장바구니
[논리회로실험]부울대수의 간소화

로 Quartus2를 이용하여 합성하고 Programming 하는 방법을 이해한다.2. 기본 이론Verilog HDL은 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어이다. 회로 ... 한 회로 모델 안에서 서로 다른 추상화 수준을 섞어 사용 할 수 있게 허용한다. 그러므로 설계자는 스위치, 게이트, RTL 또는 행위 수준의 코드를 섞에서 하드웨어를 모델링 할 수 ... 있다. 또한 설계자는 스티뮬러스와 계측적 설계를 위해 단 하나의 언어만을 배우면 된다.3. 대부분의 대중적인 논리 합성 도구들이?Verilog HDL을 지원한다. 이것은 곧 설계

리포트 | 2페이지 | 1,500원 | 등록일 2013.11.22 | 수정일 2020.12.31

다운로드 장바구니
논리회로설계실험 반가산기전가산기설계 결과보고서

논리회로설계 실험 결과보고서 #2실험 2. 조합 회로 설계-전가산기실험목표전가산기의 동작을 이해하고 진리표를 작성해 본다. 작성한 진리표를 바탕으로 최소화된 논리식을 사용하여 전 ... 가산기 회로를 동작적 모델링, 자료 흐름 모델링, 그리고 구조적 모델링 방식으로 코드를 작성해 본다. 또한 Schematic design을 이용하여 전가산기의 논리회로를 구성 ... 해 본다. 최종적으로 테스트 벤치 코드를 작성하여 시뮬레이션을 통해 전가산기 코드가 정상적으로 작동하는지 확인해 본다.실험 결과 전가산기 회로를 동작적 모델링, 자료 흐름 모델링

리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
[논리회로 및 실험1 결과보고서] 실험7. 부울 법칙과 드모르간의 정리 결과보고서

었다. 논리회로 이론시간에 글이나 말로만 설명들었었던 부울 법칙을 오실로스코프를 통하여 직접 눈으로 관측함으로써 그저 외우기에 바빴던 법칙들에 대해 애매했었던 부분들이 상당부분 해소 ... .* 부울 법칙 10과 11을 증명하기 위한 회로 설계* 실험을 통해 3-입력 변수를 가지는 회로에 대한 진리표를 작성하고, 드모르간의 정리를 이용하여 대수적으로 등가인지를 증명.2 ... . 데이터 및 관찰내용* 첫번째 회로에 대한 출력부분의 파형(A + 0 = A)OR 게이트의 첫번째 입력 A 는 함수 발생기로 10KHz 의 파형을 인가한 것으로, 두번째 입력

리포트 | 7페이지 | 2,000원 | 등록일 2019.04.26 | 수정일 2019.05.27

다운로드 장바구니
TTL IC를 이용한 8비트 논리 연산 회로

2007學年度第1學컴퓨터 시스템 구조TTL IC를 이용한 8비트 논리 연산 회로논리 마이크로 연산☞ 대부분의 컴퓨터에서는 16개의 논리 마이크로 연산 중 에서 단지 네 개 ... 하면 된다.S0S1OutputOperation00E=A^BAND01E=AvBOR10E=A?BXOR11E=ANOT아래 그림은 논리회로를 TTL IC를 사용해서 자세히 나타낸 것이다. 4 ... X 1MUX는 ORCAD 프로그램을 사용하여 74153IC를 택하였다.TTL을 이용한 논리회로의 한단TTL IC 들의 내부 회로도와 연결이 회로는 8비트 논리연산으로 8비트의 회로

리포트 | 11페이지 | 2,500원 | 등록일 2014.01.29 | 수정일 2015.12.21

다운로드 장바구니
논리회로설계실험 반가산기 전가산기설계 예비보고서

논리회로설계 실험 예비보고서 #2실험 2. 조합 회로 설계-반가산기실험 목표반가산기의 작동을 이해하고 진리표를 작성하여 논리식을 구하여 본다. 이를 바탕으로 Xilinx 프로그램 ... 를 확인한다.반가산기진리표논리식과 논리회로논리식논리회로소스코드동작적 모델링(Behavioral modeling)자료 흐름 모델링(Dataflow modeling)구조적 모델링

리포트 | 7페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
브레드보드 디지털논리회로 실험

디지털논리회로 실험(브레드 보드)정보통신공학과1. 서론디지털 논리회로를 구현하여 실험하기 위해서는 디지털 논리 게이트를 회로로 구현할 수 있는 기판이 필요하다. 일반적으로 대부분 ... 한 디지털 논리 게이트들을 연결하여 원하는 기능을 수행할 수 있도록 회로를 구현하는데 필요한 부가적인 장치가 필요하다. 브레드보드(breadboard)는 이러한 요구사항을 만족 ... 시켜주기 위해서 만들어졌다.브레드보드는 납땜을 하지 않고도 논리게이트 반도체 칩을 연결할 수 있도록 고안되었으며, 회로의 연결이 용이하도록 다양한 기능을 가지고 있다.2. 실험 내용풀

리포트 | 2페이지 | 1,000원 | 등록일 2010.11.03

다운로드 장바구니
논리회로실험 8주차 결과보고서

결 과 보 고 서8주차Latch / Flip Flop분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 실험과정[ 실험 1 ]1.D latch의 회로 ... 로 전달하여 출력하지 않음을 알 수 있다.? en=0일 때 입력된 d값은 출력 q로 전달되지 않는다.[ 실험 2 ]1. D Flip Flop의 회로를 구현하기 위해 Quartus Ⅱ

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 15주차 결과보고서

, Decoder, 7-Segment - LED driver 등 그동안 실험에서 배운 블록을 이용하여 회로 블록을 설계하여 본다.- 기본적인 디지털 로직 블록을 이용하여 복잡한 로직회로 ... 를 설계하고 Modelsim과 FPGA 보드를 이용하여 회로를 검증하는 방법을 이해한다.? Quartus Ⅱ에서 Schematic을 작성한다.(13주차 종합설계프로젝트 ... 의 나타내어지는 속도가 빨라진다. (Switch 버튼을 아래로 내리면 clock divider에서 출력으로 나오는 clock이 1Hz 동작을 하는 구동 회로가 되고, 버튼을 위로 올리

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 11주차 예비보고서

는 상태 출력이다.산술논리 연산장치(Arithmetic logic unit)는 두 숫자의 덧셈, 뺄셈과 같은 산술연산과 배타적 논리합, 논리곱과 같은 논리연산을 계산하는 디지털 회로이 ... 에 의해 통제되는데, 게이트 회로는 다시 각 연산코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리장치에 의해 통제 된다.? ALU의 구성요소ALU는 ‘전가산기’(직렬연결 시 1 ... 요소를 익힌다.- ALU의 작동 원리를 실험을 통해 익힌다.2. 기본이론? ALU의 개요대부분의 컴퓨터의 동작은 산술논리장치가 처리한다. 산술논리장치는 프로세서 레지스터로부터 데이터

리포트 | 3페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니

이전10개 40 41 42 43 444546 47 48 49 다음10개

파워링크

신청하기