"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로 신호등 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 841-860 / 9,527건

[논리회로실험] 실험1. 기본 게이트 설계

과 목 : 논리회로설계실험과 제 명 : 실험1. 기본 게이트 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.03.24 ... IntroductionModelSim 프로그램을 통해 '논리회로' 시간에 배운 논리 게이트들의 VHDL 코드를 직접 짜보고 실제로 잘 구현되는지 확인한다.Design① Describe what ... your circuit does이번 사용할 회로는 단순한 논리 게이트들 이다. 실험에 사용할 게이트는 총 3개로 AND 게이트, OR 게이트, XOR 게이트를 사용한다.AND 게이트

리포트 | 8페이지 | 1,500원 | 등록일 2014.03.22

다운로드 장바구니
[논리회로실험] 실험4. ALU&Booth

과 목 : 논리회로설계실험과 제 명 : 실험4. Booth 곱셈기 및ALU 설계담당교수 :학 과 : 전자전기공학학 년 : 3학 번 :이 름 :제 출 일 : 2013.04.09 ... 한다. 즉, 흔히 말하는 사칙연산과 같은 연산을 말한다. 여기서는 두 수를 더하고 빼는 것과 어떤 수에 1을 더하거나 빼는 것을 의미한다.② 논리연산 : 논리회로에서 배우는 연산이 ... Logic Unit) 설계산술연산(덧셈, 뺄셈, 증가, 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행하는 8비트 ALU를 설계하고 Testbench를 통해

리포트 | 31페이지 | 2,500원 | 등록일 2014.03.22

다운로드 장바구니
논리회로 중간,기말 과제(logic works 추가)

-연속적으로 변화하는 량을 의미한다. 어떤 구간사이의 값을 무한히 많은 연속적인 값으로 나타낸 것.ex) 0~1사이에는 0.1 0.11 0.111...... 처럼 무한히 많은 수가 존재한다. -정해져 있는 값을 특정하게 나누어서 나타내는것을 의미한다. 어떤 구간사이..

리포트 | 19페이지 | 4,000원 | 등록일 2014.04.28

다운로드 장바구니
인하대학교 전자공학과 디지털논리회로 comparator, full adder

`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 2016..

리포트 | 4페이지 | 1,000원 | 등록일 2017.10.15

다운로드 장바구니
아주대학교 논리회로실험CMOS 회로의 전기적 특성 결과

논리회로실험 결과보고서실험2. CMOS 회로의 전기적 특성실험 1) Inverter의 입출력 특성 확인-CH1의 값을 4.5에서0으로 줄이며 변화되는 좌표값 기록-CH1의 값 ... 출력전압이 팍 올라갔음을 볼 수 있다. 중간에 그림이 깔끔한 선을 나타내지 못하고 있는 부분은 회로를 연결할 때 선이 깔끔하게 꼽히지 않아서 쓰레기 값이 나온 것이라 볼 수 있 ... }와R _{n} 값을 구하는 실험이었다. 미리 그려간 결손도를 보고 회로를 연결하여 실험 하였으나 전압 전류를 측정하는 측정기의 사용법에대해 알지 못해서 한참을 헤맸었다. 그리고

리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
순차논리회로

*순차 논리 회로의 구성 비트 정보를 일시적으로 저장하는 기억소자(임시 기억 장치) n비트 레지스터는 n개의 플립플롭으로 구성. 중앙처리장치에서는 연산을 빠르게 처리하기 위한 ... 기억장치로 사용*순차 논리 회로의 구성 조합 논리 회로와 출력값을 기억하는 장치로 구성된 것 한 개의 비트 정보를 기억할 수 있는 기억 회로 F/F에서 Qn와 Qn+1을 알 때 F

리포트 | 15페이지 | 5,000원 | 등록일 2008.05.20 | 수정일 2018.07.27

다운로드 장바구니
아주대 OOO 교수님 논리회로 과제 4비트 9의 보수 회로

of Product) : 불 함수를 표시하는 방식. 표준형이라고 한다. 정규형과 달리 논리곱을 표시하기 위해 필요한 변수만을 사용한다. 예를 들어, F(A, B)=A1B+AB

리포트 | 14페이지 | 5,000원 | 등록일 2015.03.12

다운로드 장바구니
논리회로설계실험 ALU & multiplier (결과보고서)

, 감소), 논리연산(AND, OR, XOR, NOT), 시프트연산을 수행할 수 있는 회로로, 총 12가지의 연산을 할 수 있게 만들어 준다. 그 연산의 종류는 다음과 같은데 어떤 ... 을 ALU라고 한다. 이것은 산술연산과 논리연산을 하는 유닛이다.외국어 표기Arithmetic and Logic Unit(영어)ALU arithmetic and logic unit 산술 ... 논리 연산 장치(기구).[네이버 지식백과] ALU [Arithmetic and Logic Unit] (용어해설)이번 실험에서는 산술연산, 논리연산, 시프트연산을 수행하는 8비트

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
논리회로설계실험 FSM moore LCD (결과보고서)

한 기계. 현재의 컴퓨터는 이 유한 상태 기계에 속한다.②유한 개의 상태와 이런 상태들 간의 변환으로 구성된 계산 모형.③동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태 ... 를 바꾸면서 출력을 갖는다.[전화교환] 축적 프로그램 교환기의 프로그램을 구성하는 순차적 활동. 이러한 활동들은 논리적인 상태들의 진행으로 기술되는 호출 과정을 가진다. 유한 상태 ... 기계라고도 한다. 이 기계는 공(空)계열의 입력에 대하여 반드시 공계열이 아닌 기호를 출력한다. 순서 회로의 경우, 그림에 표시한 바와 같이 현재의 출력이 현재의 입력에 의하지 않

리포트 | 19페이지 | 1,000원 | 등록일 2015.08.25

다운로드 장바구니
정보교과 배움중심 연구수업(조합논리회로)

학습자 배움 중심 수업 계획안교 과정보단원02.논리회로의 이해와 응용.차시4/4지도교사일 시2013. 3. 31(월) 1교시(8:10-9:00)대상2-9학습주제생활 속의 논리 ... 회로 응용교과서28~34학습목표생활 속에서 활용할 수 있는 조합논리 회로를 직접 만들어 볼 수 있다.▣ 배움 설계 ▣수업 선정 이유배움의 질을 높이기 위한 자기만의 수업 전략생활 속 ... 에서 활용할 수 있는 조합논리 회로를 직접 구상하고 만들어 보며 생활 속 기기의 동작방식의 이해의 폭을 넓힐 수 있다.교과서의 구체적인 예제를 반복하여 풀어 봄으로써 논리회로 설계

리포트 | 8페이지 | 3,000원 | 등록일 2014.11.14 | 수정일 2015.02.04

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 예비 보고서

를 비교하는 회로이다. 3개의 출력 AgtB, AeqB, AltB가 있으며 각각 A>B, A=B, A ... 1]에 회로도를 나타내었다.2) Half-Adder두 1-bit 2진수의 덧셈 결과는 [표 1]의 진리표와 같다. 여기서 carry는 AND 연산으로, sum은 XOR 연산으로 얻 ... 을 수 있다. 이처럼 두 1-bit 2진수의 덧셈을 하는 회로를 half-adder라 한다. 회로도와 Graphical Symbol을 각각 [그림 2]과 [그림 3]에 나타내었다.

리포트 | 9페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
[대충] 결과 순차논리회로 설계 및 구현(2)

디지털공학실험(결과보고서)실험 : 순차논리회로 설계 및 구현(2)◆실험가. 4비트 동기식 상향 카운터를 설계하고 출력을 확인하여 다음의 표를 완성하라.클럭수Q3Q2Q1Q0십진수 ... 1415HHHH1516LLLL017LLLH118LLHL2위의 사진에서의 구성한 회로는 교재의 회로 [그림8-9]과 동일합니다.다만 사진에서처럼 실제 구성한 회로에서는 결과 값 Q0 ... = Q3 = L 임을 바로 알 수 있습니다.◆검토 및 고찰이번 실험에서는 4비트 동기식 상향 카운터에 대한 실험을 했습니다. 먼저 회로를 전부 구성한 후, 상태를 초기화 하기 위해

리포트 | 3페이지 | 1,000원 | 등록일 2015.01.17

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 5. Arithmetic comparator, Adder and ALU 결과 보고서

디지털논리회로실험결과 보고서[5주차]실험 5. Arithmetic comparator, Adder and ALU1. 실험 개요1) Arithmetic comparator를 기본 ... 설계두 3비트 2진수 A, B의 크기를 비교하는 회로를 [그림 1]과 같이 설계하였다. 이때, 음수는 취급 하지 않으며 각 출력의 논리식은i_{ 2}=a _{ 2}⊙ b _{ 2 ... +AgtB}이다. A=011일 때의 시뮬레이션 결과는 [그림 2]와 같다.[그림 1][그림 2]실제 구현 회로는 [그림 3]과 같다. a2~a0는 DIP_SW[2] ~ DIP_SW[0

리포트 | 8페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
아주대학교 논리회로 / VHDL 설계 과제 보고서 (4 bits Gray to Binary code conversion)

1. 논리회로 설계 내용 및 동작 원리 설명A) 알고리즘4비트 그레이 코드를 4비트 2진 코드로 변환 하 는 일반적인 알고리즘은 다음과 같다 .1. 4비트 그레이코드를 입력 ... 하는 일반적인 방법이다. 하지만 본 과제에서는 최소식을 통한 회로 구성을 요구한다. 따라서 위의 경우와는 달리, 최소식을 이용해 SOP 방식으로 회로를 구성해야 한다. 따라서 각 4

리포트 | 4페이지 | 1,000원 | 등록일 2020.05.29 | 수정일 2020.06.05

다운로드 장바구니
논리회로실험 8주차 예비보고서

예 비 보 고 서8주차Latch & Flip Flop분반 : 0성명 : 000학번 : 2010000실험일: 0000.00.001. 목적- 순서논리회로의 의미와 특징을 이해한다. ... 한다.- SR Flip Flop, D Flip Flop, T Flip Flop, JK Flip Flop의 동작을 이해한다.2. 기본이론1) 순서논리회로의 의미순서논리회로는 조합논리 ... 회로와는 달리 현재의 입력뿐만 아니라 과거의 입력과 시간에도 출력이 영향을 받게 되며, 조합논리회로와 피드백을 구성하는 기억소자로 구성된다. 이러한 순서논리회로는 회로의 상태

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 4주차 예비보고서

과 정리를 이해한다.- 부울대수식을 이용한 간소화 방법을 이해한다.- 부울대수를 symbol의 형태로 표현하는 방법을 이해한다.2. 기본 이론논리 회로를 설계함에 있어 부울대수의 특성 ... 을 이해하고 이용하면 복잡한 논리회로를 정확하고 간결하게 표현 가능하다. 부울대수의 기본 법칙으로는 교환, 결합, 분배법칙이 있으며 추가적으로 드모르간의 법칙이 있다.* 부울대수 ... 다.이를 기호화 하면,(A + B )` = A` · B`(AB)` = A` + B` 등으로 표현가능하다.드모르간의 법칙은 논리회로 연산자들로도 표현이 가능한데, 다음과 같이 표기할 수 있다.

리포트 | 3페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 6주차 결과보고서

=> sw[16]=sw[17]=1[ ?번 경우 ]Multiplxer는 여러 입력선 중에서 하나를 선택하여 해당 입력선의 2진 정보를 출력선에 연결하는 조합논리회로이다.i0[1]=0 ... [0] 모두 0이므로 각각에 해당하는 LED에 불이 들어오지 않는다.[ 실험 3 ]1X2 demultiplexer의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 회로를 구현 ... 1-1. 4x1 multiplexer의 회로를 구현하기 위해 Quartus Ⅱ를 이용하여 회로를 구현하고, Modelsim 값과 DE2-115에서의 동작을 확인한다.input단자인

리포트 | 8페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
논리회로실험 5주차 결과보고서

)을 Quartus Schematic을 이용하여 회로도를 그려보고 비교하여라.[ 간소화 전 ] F = A`BC + A`BC` + A`B`CAND Gate 3개, NOT Gate 3개, OR ... Gate 1개를 사용하였고,매우 복잡한 회로로 표시되었다.[ 간소화 후 ] F = A`(B+C)AND, OR NOT Gate 가 각각 1개 씩 사용하였고,간소화 전보다 훨씬 간결

리포트 | 6페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니
아주대 논리회로 vhdl 신호등 과제[학점 A+]

를 표현하고, 내부회로의 연결과 동작, 구조 등을 표현한다.> 이 source에서 architecture의 이름을 light라 하고, 그 안에 신호 temp를 integer로 선언하였다.

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.29 | 수정일 2016.05.31

다운로드 장바구니
논리회로실험 7주차 예비보고서

)디코더(decoder)란 n비트의 2진 코드(code) 값을 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로를 말한다. 일반적으로 디코더는 n개의 입력선 ... *************0011110 [그림1] 2X4 AND 디코더 회로[그림2] 2X4 NAND 디코더 회로★ 2개의 입력에 따라 4개의 출력 중 하나가 선택★ 회로를 비교해 보면 [그림1]의 AND ... 게이트들이 [그림2]에서는 NAND 게이트로 바뀌었음을 알 수 있다. 실제로 회로 구성에 사용되는 디코더는 주로 그림 2와 같은 형태가 많다. 그 이유는 일반적으로 AND 게이트를 칩

리포트 | 5페이지 | 1,000원 | 등록일 2014.01.05 | 수정일 2014.09.30

다운로드 장바구니

이전10개 38 39 40 41 424344 45 46 47 다음10개

파워링크

신청하기