"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 801-820 / 9,525건

[VHDL][논리회로] 시계설계(서브모듈이용)

[VHDL][논리회로] 시계설계(서브모듈이용)A+받은 설계 입니다플래그도 이용

리포트 | 1,000원 | 등록일 2014.11.15 | 수정일 2021.06.09

다운로드 장바구니
서강대학교 디지털논리회로실험 - 실험 9. Memory Elements : ROM/RAM 예비 보고서

디지털논리회로실험예비 보고서[11주차]실험 9. Memory Elements : ROM/RAM1. 실험 목적1) 메모리 소자들의 동작 원리와 활용 방법을 이해한다.2 ... 과 b개의 출력을 갖는 조합논리회로로 볼 수도 있다. [그림 1]은 이러한 ROM의 일반적인 구조를 나타낸다. ROM 중에서 대표적으로 사용되어 온 EPROM의 경우 저장된 데이터 ... 1) ROM (Read Only Memory)반도체 기억 장치의 하나이며 일단 저장된 내용은 전원을 제거하여도 지워 지지 않는다는 특성 이 있다. 회로 설계 관점에서는 n개의 입력

리포트 | 7페이지 | 1,000원 | 등록일 2020.04.20 | 수정일 2020.04.24

다운로드 장바구니
09-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #9 순차회로 설계_카운터 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 29논리회로설계 실험 예비보고서 #9실험 9. 순차회로 설계_카운터1. 실험 목표순차회로 ... 하기 때문에 지연시간이 중첩되지 않는다.- 따라서 시간지연 없이 고속으로 동작하는 회로에 적합하다.- CNC 머신이나 로보틱스와 같은 정밀 기계동작의 측정에서 사용된다.(2) 비

리포트 | 8페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
01-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #1 기본게이트 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A ... 반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 3. 11논리회로설계 실험 예비보고서 #1실험 1. 기본 게이트 설계1. 실험 목표VHDL의 기본개념 ... 는 PAL 개념의 확장이다. 일반적으로, CPLD는 프로그램 가능한 연결선 행렬 구조와 더불어 PAL과 같은 로직 블록으로 구성된 IC이다. 보통 CPLD는 500~10,000개의 논리

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
논리회로실험) Register / Shift register 결과

과 같이 Register는 Flipflop을 연결한 조합논리회로이므로, Flipflop의 특성인 clk에 관여하는 모습을 보이고 있었다. Clock 인가는 Edge trigger ... ounter를 이론적으로 먼저 이해하고, 그것을 Quartus II을 이용하여 회로를 구현하고, ModelSim 값과 DE2-115에서의 동작을 확인함으로써 특징과 원리를 이해 ... 을 직접 끌어와서 추가시켜야 한다.1 . Register의 회로를 구현하기 위해 Quartus II을 이용하여 회로를 구현하고, ModelSim 값과 DE2-115 에서의 동작

리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험) Mux and Demux 결과

- FPGA 작동 모습 (오른쪽부터 i0[0],i0[1],i1[0],i1[1] 스위치, 왼쪽부터 sel, en) [ 그림 ] 2 x 1 Multiplexer 회로 구현 ... 하여 구현한다.- 이번 실험에서의 Demultiplexer는 1. 2 x 1 Multiplexer 에서와 달리 enable 이 없다.[ 그림 ] 1 x 2 Demultiplexer 회로 ... 에서는 2 x 1 MUX 와 1 x 2 DEMUX 를 직접 Quartus II 에 회로를 구현하고 FPGA 에 작동 및 ModelSim 으로 파형을 보고 결과 값을 확인하는 과정이

리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
조합논리회로 2 멀티플렉서 예비보고서

※최대한 요약을 하여 책의 내용이 빠질 수도 있음을 명시합니다.■실험 목적-조합논리회로의 또 다른 예로서 멀티플렉서와 디멀티플렉서의 동작 원리 및 특성을 확인합니다.■멀티플렉서 ... 하나만 출력 데이터Y로 선택됩니다. 이 때S _{1}S _{0}은 선택 신호라 합니다.그림 1 4-to-1 논리회로 그림 2 진리표위의 그림은 이 논리함수, 논리회로의 진리표입니다 ... 습니다. 그리고 라디오신호에는 38Khz 스위칭타임에 맞추기 위해 19Khz의 파일럿신호라고 하는 동기신호도 같이 보내 줍니다.그림 3 디멀티플렉서 논리 회로 그림 4 진리표위의 그림3은 1

리포트 | 2페이지 | 1,500원 | 등록일 2014.11.28

다운로드 장바구니
02 논리회로설계실험 예비보고서

논리회로설계 실험 예비보고서 #2실험 2. 반가산기와 전가산기 설계1. 실험 목표VHDL을 이용하여 반가산기와 전가산기를 동작적 모델링과 자료 흐름 모델링으로 설계한다.그리고 ... , 각 가산기의 논리회로를 그려본다.2. 예비 이론(1) 반가산기Half adder, 반가산기는 사칙 연산을 수행하는 기본 회로이며, 2진수 한 자리를 나타내는 2개의 수를 입력 ... 하여 합(SUM)과 자리올림 수(Carry)를 구해주는 덧셈 회로로서, 컴퓨터 내부에서 가장 기본적인 계산을 수행하는 회로이다.1bit의 2진수 2개를 연산할 때, 입력 변수의 내용

리포트 | 6페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
03 논리회로설계실험 예비보고서

논리회로설계 실험 예비보고서 #3실험 3. 병렬가산기 설계1. 실험 목표Signal 과 Variable, Constant의 차이를 이해하고 이진화 십진법과 그 덧셈에 대해

리포트 | 5페이지 | 3,000원 | 등록일 2014.09.27 | 수정일 2021.04.15

다운로드 장바구니
논리회로와 7세그먼트

gate- 논리 게이트는 디지털 회로를 만드는데 있어 가장 기본적인 요소이다. 대부분의 논리 게이트들은 두 개의 입력과 한 개의 출력을 가진다. 주어진 어떤 순간에 모든 단자는 두 개 ... 의 조건 중의 하나인데, 이것을 서로 다른 전압으로 표현하면 전압이 높음(1)과 낮음(0) 이다.한 단자의 논리 상태는 회로가 데이터를 처리함에 따라 일반적으로 자주 변할 수 있 ... 의 회로 기호와 논리조합을 보여주고 있다 (기호에서 입력단자는 왼쪽에 있는 것이고, 출력단자는 오른쪽에 있는 것이다). 두 개의 입력이 모두 "참"이면, 출력도 "참"이 되

리포트 | 11페이지 | 1,500원 | 등록일 2010.05.20

다운로드 장바구니
04-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #4 디코더 엔코더 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 1논리회로설계 실험 예비보고서 #4실험 1. 디코더 엔코더 설계1. 실험 목표2 bit ... 2 ^{N}가지 정보로 바꿔주는 조합논리회로이다.- 인에이블(enable) 단자가 있는 디코더와 각종 코드를 상호 변환하는 디코더도 있다.(2) 엔코더 란?- 부호화기로도 불린다.

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
05-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #5 조합회로 설계 (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 : A반 ... 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 4. 8논리회로설계 실험 예비보고서 #5실험 1. 조합회로 설계1. 실험 목표2 bit의 코드를 받 ... 이다.- 하나의 입력을 받아 여러 개의 출력포트 중 하나를 선택하여 출력해주는 회로이다.-(4) ALU- 산술논리연산장치(ALU : Arithmetic Logic Unit)의 핵심

리포트 | 9페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 데이터 오류 정정 및 검출, 블랙잭, 계산기

.데이터 오류 검출 및 정정◦ Parity Bit데이터에 패리티 비트를 붙여서 1의 전체 개수가 짝수 혹은 홀수가 되도록 한다.-> 짝수 패리티 사용◦ 1bit 오류 검출 및 정정 시연Key0를 누르면 시작Key1을 누르면 sw중 랜덤으로 1비트 에러가 발생Key2을 ..

리포트 | 39페이지 | 3,000원 | 등록일 2019.08.29

다운로드 장바구니
10-논리회로설계실험-예비보고서

과 목 : 논리회로설계실험과 제 명 : #10 순차회로 설계_FSM (예비)담당교수 : 국태용 교수님담당조교 : 김태경 이희준 조교님학 과 : 전자전기공학과학 년 : 3반 & 조 ... : A반 4 조학 번 : 2011311307이 름 : 김영관제 출 일 : 2015. 5. 6논리회로설계 실험 예비보고서 #10실험 10. 순차회로 설계_FSM1. 실험 목표순차 ... 에 입력의 노이즈가 출력에 전달되지 않는다.- - 기존 밀리 머신에서 디코더를 가진 조합논리회로는 스파크성 잡음을 가지게 되므로 디코더 백엔드 부분에 레지스터를 붙혀 잡음을 제거

리포트 | 6페이지 | 2,000원 | 등록일 2016.05.13 | 수정일 2021.07.28

다운로드 장바구니
1장 . 디지털 논리회로 예비지식

1장 . 디지털 논리회로 예비지식1. 실험 목적▶ 보고서 작성 간략화▶ 이론검증 실험▶ 자발적인 발표수업▶ 협력과 토론에 의한 Know-how 터득▶ 참여 학생 동기부여▶ 창의 ... )와 전압이 높은 상태(1)- 기본 구성 : 0과 1의 조합에 의한 표현(논리회로)● 디지털회로설계의 수행절차▶ 실험 수행정차- 이론 -> 가상실험(시뮬레이션) -> 실제실험▶ 이론 ... 이론과 가상실험결과를 실게실험을 통해 재검증 및 비교분석▶ 결론 및 검토- 실험결과에 대한 토의● 논리회로 기초▶ 디지털의 값- 0(Low, 0[V]) 혹은 1(High, 5[V

리포트 | 8페이지 | 1,000원 | 등록일 2013.10.15

다운로드 장바구니
[디지털 논리회로 실험] 18장. 링 카운터와 존슨 카운터 결과레포트

디지털논리회로실험 X반결과 레포트주제18장. 링 카운터와 존슨 카운터X조이름학번실험일XX.XX.XX제출일XX.XX.XX1. 사용기기 및 부품· 오실로스코프(WAVEACE 2002 ... , clock 펄스 발생기(1kHz),+5V 직류 전원 공급 장치 역할 (※ 회로 상 LED/저항은 출력에 포함)· TTL IC ① HD74LS74AP 2개 ②HD74HC76P 2개2 ... . 유의사항· Breadboard의 전압 +5V의 실측값은 4.89V이다.· 실험 1~4 중 2,3을 진행하였다.3. 결과(1) JK 플립플롭을 이용한 링(Ring) 카운터회로도

리포트 | 5페이지 | 1,000원 | 등록일 2017.07.02

다운로드 장바구니
디지털 논리회로(디논), ModelSim을 이용한 VHDL설계 (4bit full adder, 4비트 전가산기)

디지털 논리회로 [ModelSim을 이용한 VHDL 실습 과제]실습 내용: ModelSim을 이용해 4bit full adder를 설계하고 테스트벤치를 이용해 시뮬레이션 파형 ... 을 회로로 그리면 는 4단계 AND-OR-AND-OR 게이트 회로로 나타내어진다. 이는 단순히 2단 AND-OR게이트 회로로 나타낸 형태인 보다 2단계가 높아졌음을 알 수 있다.4 ... 의 변수만이 변할 때만 유효하다. 두개 이상의 변수가 한번에 변할 경우, 입력변수가 어떤 회로나 게이트를 거쳐 입력에 도달한다면 게이트 지연에 의해 각 입력변수들의 값이 변화하는 시각

리포트 | 7페이지 | 3,000원 | 등록일 2020.07.09 | 수정일 2021.10.21

다운로드 장바구니
아주대학교 논리회로실험 실험3 가산김.감산기 결과보고서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명 ... 한 연산을 하는 논리회로가 바로 전가산기이다.실험 31) 반감산기logic diagram결선도x=0, y=0x=0, y=1x=0, y=02) 진리표입력출력ABB(내림수)D(차 ... 수)*************1013) 분석이 실험은 반가산기의 회로를 미리 설계하였다. 그리고 그 예상 값을 구해와 실제로 회로를 구성하고 결과를 예상 값과 비교 해보았다. 결과

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
디지털회로설계이론 산술논리연산

6. 산술논리연산가산기반가산기 : 2진수 덧셈에서 두 개의 비트 A와 B를 더한 합 S와 자리올림(carry) C0를 출력하는 조합회로이다.가산기전가산기 : 두 개의 비트 A ... -B는 A+(B의 2의보수)와 같이 수행함으로써 구할 수 있다. 따라서 실제 회로에서는 주로 감산기를 별도로 설계하지 않고 가산기를 감산기로 사용한다.4bit 병렬 2진 가산기 ... 으로 나타내주는 조합회로이다. 비교기는 3종류로 나뉜다. A B, A=B, A BBCD 가산기일상적으로 사용되는 것은 10진법 사용2진수 병렬 가산기의 결과에 보상회로 부가BCD

리포트 | 13페이지 | 1,000원 | 등록일 2013.10.27

다운로드 장바구니
논리회로 2단원

2-29. Is the output Y of Fig. 2-56 low or high for these conditions? a. Both switches open, A is lowA = 0 , B = 1 , C = 1 Y = 0 b. Both s..

리포트 | 2페이지 | 1,000원 | 등록일 2010.05.19

다운로드 장바구니

이전10개 36 37 38 39 404142 43 44 45 다음10개

파워링크

신청하기