"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 641-660 / 9,523건

논리회로설계실험 FlipFlop Register 예비보고서

논리회로설계 실험 예비보고서 #7실험 6. 조합 회로 설계- Flip-flop, Register실험 목표Latch와 Flip-flop 그리고 레지스터에 대하여 알아 본다. 그 후 ... Flip-flop의 종류 중 하나인 JK Flip-flop의 진리표, 특성표, 상태도, 논리 기호, Nor 게이트를 이용한 회로도를 바탕으로 비동기 입력 신호를 제외하여 VHDL ... 에 관계없이 모든 입력을 계속 감시하다가 언제든지 출력을 변화 시키는 비동기식 순서논리소자이다. 기본적인 래치회로는 NAND 게이트 또는 NOR 게이트 2개로 구성할 수 있으며 이

리포트 | 6페이지 | 1,000원 | 등록일 2018.01.10

다운로드 장바구니
아날로그 및 디지털 회로 설계 실습 결과7-논리함수와 게이트

요약 : 예비보고서를 통해 설계하였던 논리함수 게이트를 직접 설계해보고 비교해보는 실험이었다. 이 실험을 통해 AND, OR, NOT 게이트를 통해 NAND, NOR, XOR ... (level)로 나타내는데, 입⋅출력을 두 개의 전압레벨로 표기할 때 양논리시스템(positive logic system)과 음논리시스템(negative logic system ... ) 두 가지 방법을 사용할 수 있다. 본 파트에서는 양논리를 적용하여 논리레벨을 결정하기로 한다. 예를 들어, 논리레벨 전압값으로 +5V와 0V가 있을 때 +5V를 HIGH(1) 레벨로 하고 0V를 LOW(0) 레벨로 정한다

리포트 | 6페이지 | 1,500원 | 등록일 2020.03.29

다운로드 장바구니
논리회로실험 예비보고서9 RAM

670Pinout Functional DiagramTruth table실험과정 및 예상 결과Part 1. 2-bit RAM(a) 위의 회로를 구성하고 Truth table을 작성한다. ... 0In1WR1WR0OutputOutput10*************00101010001011001Part 2. 16 bit IC RAM(a) 위의 회로를 구성하고 원하는 데이터

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
[컴퓨터과학과] 2014년 1학기 디지털논리회로 기말시험 핵심체크

제1장 컴퓨터와 디지털 논리회로1. 디지털시스템 - 시스템의 정의: 입력과 출력을 갖는 검은 상자로서, 어떠한 목적을 달성하기 위하여 상호작용하는 구성요소들의 집합2. 디지털 ... 시스템의 장점은 편리성, 융통성, 단순성, 안정성, 정확성 등이 있음3. 디지털시스템의 설계① 회로설계 : 논리소자를 만들기 위해 능동소자와 소동소자를 연결시키는 단계이 ... 시스템의 장점① 디지털시스템은 구성요소의 처리과정이 매우 정확하고 동작상태를 예상할 수 있으며, 구성요소의 설계가 용이하다는 장점을 가지고 있음② 직접회로를 사용하여 설계되는 디지털

방송통신대 | 72페이지 | 9,000원 | 등록일 2014.05.28

다운로드 장바구니
논리회로설계실험 FlipFlop Register 결과보고서

논리회로설계 실험 결과보고서 #7실험 7. RoV+Lab3000_LED, HELLO, 7 segment실험목표LED 작동, 7 segment에 HELLO 출력, DIP 스위치

리포트 | 6페이지 | 1,500원 | 등록일 2018.01.10

다운로드 장바구니
논리회로실험 결과보고서8 Counter

8. Counter실험 과정 및 결과Part 1. 2단 2진 Counter ? 비동기식 Counter74HC76과 74HC08으로 만든 2단 2진 Counter회로이다. J-K ... *************0010110001Part 2. 3진 Counter ? 동기식 Counter74HC76과 74HC08으로 만든 3진 Counter회로이다. J-K F/F을 통한 3진의 값을 AND게이트 ... 은 예비보고서에서 작성한 회로 결선도이다. 결선도는 이번 실험에서 구성한 회로와 Bread board 상의 위치만 조금 다르고, 회로 구성방법은 일치하였다. 결선도에서는 LED와 저항

리포트 | 6페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
논리회로실험 결과보고서9 RAM

9. RAM실험 과정 및 결과Part 1. 2-bit RAM74HC00과 74HC03으로 만든 2-bit RAM 회로이다. LED의 세기가 약해 자세히 보아야 관찰이 가능 ... . 16 bit IC RAM74HC670을 이용해 만든 16 bit IC RAM 회로이다. 처음 왼쪽부터 4개의 사진은 Write 시에 입력 값을 주었던 Address를 Read ... 으로써, 각 IC들의 특징을 알아보았다. 또한 동작원리를 알아보는 과정에서 RAM이 Latch 회로와 유사한 방식으로 작동함을 알았고, 이를 여러 개의 Latch로 볼 수 있음을 알게되

리포트 | 5페이지 | 1,500원 | 등록일 2017.03.09 | 수정일 2017.05.30

다운로드 장바구니
판매자 표지

논리 회로 실험 과제 (1~2장)

논리 회로 실험 과제 (01-class)1. 기본 논리게이트2. 불 대수와 드모르간의 정리?담 당 교 수 :?과 목 명 : 논리회로 및 실험?학 과 :?학번 / 이름 :?제 출 ... 고 레벨(High, Low, 하이 임피던스) 중 하나를 갖는 논리소자이다. 제어단자 E(또는 )는 입력단자 D와 출력단자 O 사이의 회로를 개폐하는 역할을 한다. 위 예제에서는 이 ... 일 :1. 실험목적- 브레드 보드를 이용한 실험을 통해 ‘기본 논리게이트’와 ‘불 대수와 드모르간의 정리’의 원리를 이해한다.2. 준비물- 브레드보드, 전선, 칩3. 실험방법

리포트 | 9페이지 | 5,000원 | 등록일 2016.04.09 | 수정일 2016.04.14

다운로드 장바구니
순서 논리회로 설계

설계 목표 관련 기술 및 이론 설계 내용 및 방법 회로 설계 결과 토의우리 주변에서 순서 논리 회로를 이용하여 설명되거나, 설명할 수 있는 제품이나 놀이를 생각해 보고 설계 ... 하였다.순서 논리 회로 순서 논리 회로의 다음 출력은 현재 공급된 입력의 조합과 현재의 출력 상태에 의해 결정되는 회로이다. 그러므로 현재의 출력상태를 저장할 수 있는, 플립플롭과 같 ... 은 기억소자와 논리 게이트로 구성된다.조합논리회로기억소자입력출력순서회로의 구성플립플롭 2진 정보 한 개의 비트를 저장할 수 있는 2진 기본 소자로서 두 개의 출력 단자를 가진다

리포트 | 23페이지 | 2,000원 | 등록일 2012.10.17

다운로드 장바구니
디지털논리회로 MULTISIM AND-OR-AND 게이트 회로실험

디지털 논리회로MULTISIM 레포트1. 주제 : AND-OR-AND 게이트 회로실험2. 목표 : multisim 프로그램을 간단한 회로실험을 통해 이용해보고 파악하도록 한다.3 ... +???의 형태가 된다.ABX*************. 방법1) 다음 회로를 multisim 프로그램으로 구현< AND-OR-AND 게이트 회로 >-> 과정(2) 위의 회로를 진리 ... -OR-AND 게이트 회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업

리포트 | 3페이지 | 1,000원 | 등록일 2017.06.28

다운로드 장바구니
[디지털논리회로실습] 기본논리회로

실험1. 기본 논리게이트1. 7404 IC 핀 배치도를 참조하여 게이트 6개 중 1개를 선정하여 그림의 NOT 게이트 회로를 구성한다. 7404의 7번 핀은 접지하고, 14번 핀 ... 핀 배치도를 참조하여 게이트 4개 중 1개를 선정하여 그림의 OR 게이트 회로를 구성한다. 7432의 7번 핀은 접지하고, 14번 핀은 +5V 전압을 인가한다. 1번 핀과 2번 핀 ... 하여 게이트 4개 중 1개를 선정하여 그림의 AND 게이트 회로를 구성한다. 7408의 7번 핀은 접지하고, 14번 핀은 +5V 전압을 인가한다. 1번 핀과 2번 핀에 입력신호를 넣

리포트 | 5페이지 | 1,000원 | 등록일 2011.11.25

다운로드 장바구니
아주대학교 논리회로실험 실험7 결과보고서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.과목명: 논리회로실험EXPERIMENT 7- Shift ... 게 회로를 구성했고 올바른 결과를 얻었다.2) D LAtch with Enable (Gate 이용)D LAtch with Enable 의 회로도결선도D=1, C=1D=X, C=0 ... 게 회로를 구성했고 올바른 결과를 얻었다.3) D F/FD F/F결선도D=1, C=D=X, C=0- 진리표- 분석이번 실험은 D F/F을 확인해보는 실험이었다. 플립플롭은 래치

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
아주대학교 논리회로실험 실험6 결과보고서

에 맞게 회로를 구성했고 올바른 결과를 얻었다.- 분석이번 실험은 D Latch with Enable을 확인해보는 실험이었다. D=1, C=1 일 때 1이 출력되었고 D=X, C=0

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
아주대학교 논리회로실험 실험2 예비보고서

of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과제출일:과목명: 논리회로실험학 번:성 명:EXPERIMENT 2 ... - CMOS의 회로의 전기적 특성 -1. 실험목적1) CMOS를 이용한 논리소자가 Logic level을 판별하는 방법과 이상적인 논리 소자와 달리 실제 논리 소자가 어떤 특성을 가지 ... 소자vel 판정방식*logic level : 논리 회로에서 2개의 논리값에 대응하는 신호값. 논리 조건(긍정 또는 부정)을 수치로 표시한 것으로 논리 대수에서는 긍정을 1, 부정

리포트 | 9페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
아주대학교 논리회로실험 실험8 결과보고서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.과목명: 논리회로실험EXPERIMENT 8- Counter -1 ... . 실험 결과실험 11) 2단 2진 카운터 ? 비동기식 카운터2단 2진 카운터 ? 비동기식 카운터의 회로도결선도실험 결과- 진리표BAA'B' (0)AB' (1)A'B (2)AB (3 ... 하는 순환하는 회로임을 확인 할 수 있었다. 사진과 같이 올바른 실험 결과를 얻었다. 실험에 구성한 회로는 결선도 대로 구성하였고 예상했던 실험결과와 일치하였다.2) 3진 Counter

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
아주대학교 논리회로실험 실험4 예비보고서

하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험1. 실험 목적- 멀티플렉서와 디멀티플렉서의 원리를 이해 ... 하고 실험을 통해 동작을 확인한다.2. 실험 이론- 멀티플렉서 : 멀티플렉서는 여러 개의 입력선 중에서 하나를 선택하여 단일의 출력으로 내보내는 조합논리회로이다. 특정 입력선 ... 멀티플렉서는 데이터 분배기라고도 불리며, 멀티플렉서와는 반대되는 연산을 수행하는 조합논리회로이다. 이것은 한 개의 입력선으로부터 정보를 받아 이를2 ^{n}개의 출력선 중의 하나로

리포트 | 10페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
아주대학교 논리회로실험 실험4 결과보고서

분석-우선 결선도도 제대로 그리고 갔지만 지금까지 짜왓던 회로들보다 훨씬 복잡하여 회로를 완성했지만 제대로 결과값이 나오지 않았다. 부분 부분 수정해 보았지만 제대로 결과가 나오 ... 는 결과가 나왔다. 모든 진리표를 실험했고 올바른 Y값을 출력했다. 결선도를 차근차근 따라가 꼼꼼히 회로를 구성하여야 할 것이다.분석-앞에서 복잡한 회로구성에 익숙해 졌기 때문에 이번 ... 실험의 회로 구성은 빠르게 할 수 있었다. 진리표에 맞는 올바른 결과를 얻었다. 첫 사진의 실험은 E=0, S1=0, S2=0, D3=0, D2=0, D1=0, D0=1 를 입력했고 X=0, Y=1 으로 진리표에 맞는 결과가 나왔다.

리포트 | 6페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
아주대학교 논리회로실험 실험9 예비보고서

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학과과목명: 논리회로실험EXPERIMENT 8 ... 고 다른 정보를 기억시킬 수도 있는 메모리로써 컴퓨터의 주기억 장치로서 가장 널리 사용되는 대규모 집적 회로(LSI) 기억장치이다. 데이터 보존 방식에 따라 DRAM(동적 램 ... .구조상 회로도와 오른쪽 RS 플립플롭 진리표에 따라 S=1일 때 R/W’=0 이면 저장된 비트가 출력될 것이고 S=1일 때 R/W’=1 이면 데이터 입력단자에 있던 비트가 전송

리포트 | 5페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니
디지털 논리회로 보고서 ( sequence detector)

디지털 논리 회로 verilog 과제2학과학년학번이름이번 과제는 verilog 프로그램을 통해서 sequence를 감지하는 sequence detector을 설계해서 coding

리포트 | 3페이지 | 1,000원 | 등록일 2017.01.06

다운로드 장바구니
아주대학교 논리회로실험 실험10 결과보고서

(1) 계단 파형 관찰회로를 구성하고 계단 파형이 출력되는지 관찰하는 실험이다. 실험결과 계단 파형이 각 주기마다 9계단 씩 하강으로 출력이 되었음을 사진을 통해 확인할 수 있 ... 다. 앞으로 실험에서 이 회로를 변화시키며 결과 출력화면의 변화를 관찰할 것이다. 결선도대로 회로를 구성하였고 사진의 결과를 얻었다. 예상결과에서는 위의 사진과 같은 결과가 나올 것 ... 하는 정도가 줄어들어 계단의 개수가 줄었다고 볼 수 있을 것이다. 결선도대로 회로를 구성하였고 사진의 결과를 얻었다. 예상결과에서는 위의 사진과 같은 결과가 나올 것으로 예상했고 실제로 사진과 같이 이렇게 출력되었다.

리포트 | 5페이지 | 1,500원 | 등록일 2019.02.20

다운로드 장바구니

이전10개 28 29 30 31 323334 35 36 37 다음10개

파워링크

신청하기