"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,181-1,200 / 9,760건

[실험레포트] 논리회로실험

..FILE:결과리포트.zip..FILE:5번째 가산기 감산기 디코더/2진 카운터.htm전기.전자 실험실습 Ⅲ권/디지탈회로(PART12~17)실험 3 : 2진 계수기 ... 으로 계속 계수 되다가, 15로 되돌아가서 다시 감소하며 계수된다. 그림14-7의 회로에서 출력들은 플립플롭의 보수 단자bar Q~에서 빼낸다면 이 회로는 2진 다운 카운터로서 쓸 수 있 ... 다. 만일플립플롭의 정상 출력Q~밖에 얻을 수 없을 경우, 그 회로를 다운 카운터로 쓰려면 다음과같이 수정하여야 한다. 2진 다운 카운터의 카운트 순차를 생각해 보면, 우선 가장

Non-Ai HUMAN
| 리포트 | 24페이지 | 5,000원 | 등록일 2008.04.12

다운로드 장바구니
논리회로설계실험_다양한 가산기

1.반가산기 (Half Adder) : Behavioral Modeling1)HDL코드library ieee;use ieee.std_logic_1164.all;entity HA isport(X,Y : in std_logic;s,c : out std_logic);end ..

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2010.04.10

다운로드 장바구니
디지털 논리 회로 maxplus 곱셈기 나누셈기 만들기(코드, 보고서)

8bit unsigned multiplier를 설계할 때 일단은 input 값과 multiplier 와 multiplicand를 각각 입력 받았습니다. multiplier 값은 경우는 한 칸씩 shift 되면서 맨 마지막 자리 수 가 1인지 0인지 구분해야 하는데 i..

Non-Ai HUMAN
| 리포트 | 13페이지 | 3,000원 | 등록일 2014.01.12

다운로드 장바구니
[논리회로실험] Basic Gates (결과)

1. 실험목표1) 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대해 알아본다.2) logic회로에서의 Boolean equation ... 의 구성한 회로도INPUTOUTPUTABCL1L20*************001100100001010011010111113-input AND gate의 Truth Table2 ... 3-input OR gate의 logic diagram3-input OR gate의 구성한 회로도INPUTOUTPUTABCL1L

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] decoder와 encoder (결과)

egment LED 1개3. 실험방법 및 결과1) 2단 2진 카운터그림 2. 2단 2진 카운터 decoding gate그림 2의 회로를 구성하여 그림 3에 다음의 파형을 그리 ... gate의 6번 핀 출력파형그림 3. 2단 2진 카운터 실험의 waveform2) 3진 카운터이 실험에서는 카운터 각각의 카운트 상태를 디코딩할 것이다. 그림 4의 회로를 연결 ... 딩 - 10진 / Excess - 3코드그림 7의 회로를 구성하라. 출력 D, C, B, A의 전압을 측정하여 표 2에 기록하라.그림 7. Decimal-to-excess 3

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
논리회로(Tabular Method)

REPORT논리회로(Tabular Method)< Tabular Method(Quine-McCluskey methodAlgorithm) >※ QM-method란앞에서 학습한 카노

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2006.11.19

다운로드 장바구니
논리회로실험) 부울대수의 간소화(2) 예비보고서

- Verilog Hardware Description Language ( 하드웨어 기술 언어 )- 전자회로에 대한 구성과 설계, 동작 구현과 그 검증에 용도가 있다.- C언어와 비교

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
수동 소자의 종류, 아날로그와 디지털, 논리 회로

상에서의 기능을 조사하여 보자.3. 아날로그와 디지털에 대해서 조사하여 보자.4. 논리 회로에 대해서 조사하여보자.1. 수동 소자의 종류에 대해서 각 소자의 특징 및 기능을 조사 ... 정보사회와 과학기술과제명 : 과제2.1. 수동 소자의 종류에 대해서 각 소자의 특징 및 기능을 조사하여 보자.2. 저항, 커패시터, 인덕터의 기호, 단위, 회로상의 기호 및 회로 ... ·콘덴서·전자관·트랜지스터·전원(電源) 등과 함께 전기회로를 이루는 가장 중요한 부품 가운데 하나이다. 구리나 알루미늄 등을 절연성 재료로 싸서 나사 모양으로 여러 번 감은 권선(捲線

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2010.03.10

다운로드 장바구니
아주대 논리회로실험 가산기, 감산기 결과보고서

논리회로실험 결과보고서실험3. 가산기 & 감산기실험 1) 반가산기 회로를 구성XOR(IC 7486) gate 와 AND(IC 7408) gate 이용입력출력xyCS0 ... *************10실험 1 반가산기 결과값(결과는 LED를 이용하여 확인함)실험 1은 반가산기를 구성하는 실험이었다. 반가산기 회로는 2진수 덧셈에서 맨 오른쪽 자리 계산을 위해 사용 ... 2개의 비트 A와 B를 더해 합 S와 자리올림 Co를 출력하는 조합 회로이다. C출력에 불이 들어오면 올림수가 존재한다는 것이므로 예를 들어 출력이 C;1 S:0 이 나왔다면 결과

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2013.11.29

다운로드 장바구니
[논리회로실험] Basic Gates (예비)

type논리회로 시간에 배운 일반적인 TTL 소자는 출력간의 회로가 토템폴(totem-pole)방식으로 되어 있어서 출력단을 구성하는 2개의 트랜지스터 중에서 항상 1개가 ON 상태 ... 1. 실험목표1) 기본적인 logic gates(AND, OR, NOT, NAND, NOR, XOR)에 대해 알아본다.2) logic회로에서의 Boolean equation ... ) Truth table을 이용하여 연산의 결과 값을 예측할 수 있다.(5) 인터넷의 검색엔진이나 논리적 연산이 필요한 경우에 사용된다.(6) 괄호가 없을 경우 NOT연산을 먼저 실행

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
[논리회로실험] decoder와 encoder (예비)

egment LED 1개3. 실험관련 이론1) ENCODER(부호기)① 외부에서 들어오는 임의의 신호를 부호화된 신호로 변환하여 컴퓨터 내부로 들여보내는 조합논리회로② 디코더 ... 와 반대 작용을 하는 조합논리 회로③ 문자, 숫자, 기호 등을 2 진 부호로 변환시킬 때 사용④ 2n 개의 입력과 n개의 출력으로 구성(2n X n 인코더)⑤ 4 X 2 인코더 ... INPUTOUTPUTD0D1D2D3AB1*************10100001114×2 인코더 진리표⑥ 논리함수A = D0' D1' D2 D3' + D0' D1' D2' D3B = D0

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
논리회로실험) 부울대수의 간소화(2) 결과보고서

하다는 점이 있었고 , 그 결과 값은 두 식이 서로 같다는 결론이 나왔다 .2 . 실험 고찰1 . 아래의 회로도와 같은 결과 값이 나오는 부울 식을 완성하고 , Verilog HDL ... 로 변환하여 Quartus II 와 ModelSim을 참고해서 결과 값 확인1 ) 고찰 1 회로를 부울 식으로 고치시오.F = ( AㆍB' ) + ( A'ㆍB )2 ) 고찰 1 ... 회로를 참고해서 Verilog HDL로 변환 하시오.Input ( a . b ) output ( f ) assign f = ( a & !b ) | ( !a & b )3 ) Test

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로실험) 부울대수의 간소화(1) 결과보고서

)을 Quartus Schematic을 이용하여 회로도를 그려보고 비교하여라 .1) 간소화 전 부울식 F = A'BC + A'BC' + A'B'C2) 간소화 후 부울식 S = A' ( B + C

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
논리회로설계실험 비동기 카운터 설계

1. 비동기 카운터 설계library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnt_4 isport(CLK, RST : in std_logic;CNT_out: buffer std_..

Non-Ai HUMAN
| 리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
[논리회로] 순차회로의 논리회로 설계

핸드폰을 만들자...저는 핸드폰 조작법에 대해 순차회로로 설계 하였습니다.처음에는 상태 4개로만 만들었는데, 상태 4개는 너무 단순하고 핸드폰의 많은 메뉴를 표현했다고 하기 ... 에는 다소 무리가 있어서, 입력변수 2개 상태변수 3개 출력을 5개로 벨소리 크기를 조절할 수 있으며, 벨 / 진동을 선택할 수 있는 회로를 만들었습니다◈ 입력00 ☞ 메뉴/확인 키01 ... 게 되면 원으로 표시한 부분과 같이 오류가 발생합니다.오류의 발생을 없애기 위해서 그리고 한 주기에 하나의 입력이 들어가야지만 회로가 제가 원하는 순서로 작동되기 때문에 입력이 두

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2004.12.01

다운로드 장바구니
RAM에 관한 논리회로 실험 결과 보고서

▷ 2-BIT RAM2-BIT RAM 구성도스위치 조작에 상당한 주의가 필요한 것 같습니다.WRITEABREADBIT ABIT BABSENCE1SENCE0SENCE1SENCE01100X0.4534.890.4264.992101X3.970.0710.0714.96301X04..

Non-Ai HUMAN
| 리포트 | 3페이지 | 3,000원 | 등록일 2010.11.30

다운로드 장바구니
예비보고서 // 기본적인 논리게이트, 간략화기법과 다단논리회로

*게이트의 팬인 과 팬아웃에 대하여 조사하시오 1)팬인-논리게이트 입력의 수논리게이트가 어떻게 구성되는가에 따라 입력이 어떤 수 이상으로 증가하는 것은 비실용적이다이것은 기생

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

다운로드 장바구니
[회로] 논리회로

목 차1. 논리회로의 기초2 .논리 게이트3. 조합논리회로와 순서논리회로4. 참고문헌 & Web Site1. 논리회로의 기초⑴ 집적 회로(IC)① 집적 회로의 분류┏바이폴러 IC ... ) : 1000개 이상의 Gate⑵기본 논리 게이트의 이해논리 게이트의 명칭논리 회로논 리 식논리 동작AND(논리곱 회로)Y=A·B 또는 =A∧BIntersection모든 입력이 1일 때 ... 출력이 1로 된다.OR(논리합 회로)Y=A+B 또는 =A∨BUnion or Cup1개라도 입력이 1이면 출력이 1이 된다.NOT(부정 회로)Y=Inverter입력이 1일 때 출력

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2003.05.16

다운로드 장바구니
CONVERTER에 관한 논리회로 실험 결과 보고서

CONVERTER 회로의 OPAMP 출력에다가 741C 비교기를 연결하고, 또 가변저항을 연결한다. 그리고 D/A 출력전압값이 가변저항에 걸리는 전압보다 우세할 경우는 +15V를 가변

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2010.11.30

다운로드 장바구니
아주대학교 논리회로 HDL프로젝트 100점만점보고서 상세설명 + CODE포함

논리회로 VHDL Proj.2#. Project 개요VHDL 2nd Project는 Seven Segment Decoder를 VDHL로 구현하는 것이다.7 Segment

Non-Ai HUMAN
| 리포트 | 15페이지 | 2,500원 | 등록일 2016.07.09 | 수정일 2016.07.11

다운로드 장바구니

이전10개 55 56 57 58 596061 62 63 64 다음10개

파워링크

신청하기