"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,301-1,320 / 9,767건

논리회로 설계-Stop watch설계

Lab 2-2 논리회로설계 - 스톱워치 설계(1) 그림 3-1의 스톱워치부의 각 블록을 논리설계한다.(2) MyLogic을 이용하여 설계한 각 블록의 schematic을 완성 ... 을 MyLogic을 사용하여 심볼화 하여 그림 3-1과 같이 전체회로 로 구성하여라(5) 설계된 전체 논리회로에 대해 MySim으로 실뮬레이션하여 설계를 검증한다.·실뮬레이션 결과 ... -9까지 카운트 되는 것을 보여준다· MOD 6 실뮬레이션그림 MOD 6 실뮬레이션0-5까지 카운트 되는 것을 보여준다.그림 STOP WATCH 회로(4) 기능이 검증된 각 블록

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2008.12.03

다운로드 장바구니
2011년도 2학기에 들은 따끈따끈한 논리회로실험 (아주대)

를 읽을 수 있다는 장점이 있다. 이 때문에 컴퓨터의 빠른 처리속도에 큰 영향을 끼친다.2. 실험 수행 과정1) 실험 1 회로를 구성한다.2) OE0, 1단으로 PART 1이 ... 은 직접 74HC00과 74HC03으로 구성된 회로를 만들고 2-bit RAM을 구성하는 것이다. 여기서 주의 할 점은 마지막 74HC03의 단에서 앞의 게이트를 거치며 약해진 신호 ... Put 할 수 있었다.1) 실험 2 회로를 구성한다.2) A/A~A/D 까지 데이터를 저장할 주소를 설정한다.3) ME와 WE의 상관관계를 주의하여 데이터 입력과 출력을 결정한다.4

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2012.02.22

다운로드 장바구니
디지털논리회로실험 - 레지스터

과 데이터 처리를 위한 조합 회로로 구성? 레지스터의 두 종류시프트(shift) 레지스터저장(storage) 레지스터(병렬 로드(load) 레지스터)?내부에 기억된 2진 정보를 오른쪽 ... - 레지스터에 어떤값을 저장하는 것)(1) 시프트 레지스터용도 : 연산회로에서 데이터의 임시기억, 시간지연회로, 속도완충회로, 계수회로○ 데이터를 입력하는 방법에 따라 ○a

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2007.11.21

다운로드 장바구니
디지털논리회로실험 - 카운터

■ 카운터◎ 입력 펄스에 따라서 레지스터의 상태가 미링해진 순서대로 변화하는 레지스터◎ 어떤 사건의 발생 횟수를 세거나 동작 순서를 제어하는 타이밍 신호를 만드는 데 사용◎ 동기식과 비동기식 두 종류가 있다.■ 비동기식 카운터(asynchronous counter) 혹..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2007.11.21

다운로드 장바구니
결과보고서 // 3.기본적인 논리게이트 4.간략화기법과 다단논리회로

논리게이트 소자들의 구조와 사용법에 대해서 익힐 수 있었던 실험이었다.회로를 구현하는것은 그리 어렵지 않았는데, 전선이 너무 복잡하게 얽히는 것이 실험을 헷갈리게 하는 방해요소 ... 진리표7402(NOR)소자 두개로 회로를 구성하였다.왼쪽은 입력010을 주었을 떄 불이 들어온 모습이고 오른쪽은 입력을 111로 주었을 때이다.*2주차 실험 결론 및 고찰여러가지 ... 였던것 같다.다음부터는 전선을 용도에 맞는 길이로 잘 정리하여 깔끔한 회로구성을 할 수 있도록 하여야 겠다.

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2010.11.17 | 수정일 2018.09.10

다운로드 장바구니
논리회로_NAND소자의 전기적 특성 조사

는 무엇인가?모든 소자 그룹에 대해서 동일한가?3. 논리회로의 schematic circuit diagram 그리기 실습(Tool이용)문제해결1. NAND 소자 구입NAND소자를 구입 ... 문제NAND 및 기타소자 구입 후 논리소자의 전기적 특성 조사1. 논리값 ‘0’과 ‘1’의 전압값은 얼마인가? 실험적으로 확인하시오2. 소자의 출력전압값에 영향을 미치는 요소 ... 로 구성)가격 : (개당) \200 < 진리표 >< 출처 : www.alldatasheet.com>2. 논리값 ‘0’과 ‘1’의 전압값을 알아보기 위한 실험1)실험 목적IC소자

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2008.11.20

다운로드 장바구니
[디지털논리회로] StopWatch verilog로 설계하기

[디지털논리회로실험 기말프로젝트]Stopwatch VHDL로 만들기(due date:)1. Verilog HDL 소스 및 주석module StopWatch(led1, led2

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2008.12.07

다운로드 장바구니
[A+ 결과보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

-0의 결과가 0-1인 것과 달리 0-1의 결과가 1-1인 것으로 보아, 앞의 1은 논리회로 시간에 배웠던 2′s complement로 만든 0-1임을 알 수 있다. 즉, -1이 ... omplement한 1-0이다. 즉, -2이다. 2bit 2′s complement의 범위는 -2에서 1까지임을 논리회로에서 배운 결과 알고 있다.●감산기 예비보고서 결과 및 실험 결과 ... 는 결과값이 일치하였다. 사실 이 실험은 어떠한 양을 측정하는 실험이 아니고 단순히 회로도에 입력을 가했을 때, 생기는 결과가 명확히 정해져 있는 실험이므로, 실험값이 예비보고서

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험3 '가산기& 감산기'

에 더함으로써 구할 수 있다. 이 방법에 의하면 뺄셈은 전가산기를 사용하는 덧셈이 된다. 그러나, 뺄셈을 직접 수행하는 논리 회로를 구성하여 뺄셈을 할 수도 있다. 이번 실험에서는 전 ... 하게 설명하자면 세 비트의 덧셈을 수행하는 조합 회로를 전가산기(full adder: FA)라 하고, 캐리를 고려하지 않고 두 비트만을 더하는 조합 회로를 반가산기(half adder ... 하여 바로 이전 위치의 비트 계산에 빌려 준 받아내림(borrow) 값을 포함하여 두 비트들의 뺄셈을 수행하는 조합 회로이다. 전감산기는 전가산기와 마찬가지로 3개의 입력과 2개

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
아주대논리회로실험 5장.인코더디코더 결과

실험5. 디코더와 인코더실험4. 인코딩 - 10진 / Excess-3코드실험4. 인코딩 - 10진 / Excess-3코드▲ Bread board에 회로를 구성한 모습예비보고서 ... 를 작성하면서 구성한 회로도이다. 실제 회로도와 약간의 차이는 있지만, 그 구성은 매우 비슷하고 원리도 같다. 여기서 발생한 차이는 평면상에서 선로를 표현하는것과 실제 선로를 구성 ... 하는데서 오는 차이이다.- 7404와 7420을 가지고 위와같이 회로를 구성하였다.- 결과를 관찰을 쉽게 하기 위하여 각 출력에 LED를 부착하고 불이 들어오는 자리의 출력 전압은 5

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
아주대 논리회로실험 실험예비5 래치와 플립플롭(Latch & Flip-Flop)

한 특성으로 F/F는 순차회로(sequential circuit) 구성의 기본 요소가 된다.- F/F의 종류 : R-S(Reset-Set), D(Data), T(Toggle), J-K ... F/F 등이 있다.(2) R-S F/F (R-S Latch with Enable)다음의 R-S F/F은 NAND 게이트로 만든 플립플롭 회로이다. 이 회로는 R-S latch ... 의 기본 회로에 클럭 입력(c)을 추가하여 플립플롭이 한 클럭 펄스 발생 기간 동안에만 입력에 응답하도록 동작한다.SRCQ(t)001Q(t-1)0110 : Reset1011 : Set

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
디지털 논리회로 실험- 연산논리장치(ALU)

를 구성하는 일련의 ASCII코드들과 부합되는 부분을 찾는 ‘같다’의 논리 연산을 연속적으로 아주 빠르게 수행한다.ALU는 그 안에서 수행된 연산들은 게이트 회로에 의해 통제 ... 되는데, 게이트 회로는 다시 각 연산코드에 대한 특별한 알고리즘이나 순서를 사용하는 순차논리장치에 의해 통제된다. 연산장치 내에서는 곱셈이나 나눗셈은 일련의 덧셈과 뺄셈 그리고 자릿수 ... ■ 실 험 목 적(1) 상용 연산논리장치의 기능을 이해한다.(2) 상용화된 4비트 연산논리장치를 이용하여 두 수의 덧셈, 뺄셈 및 크기 비교를 실험함으로써 연산논리장치 동작응용

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2007.10.30

다운로드 장바구니
게이트와 트랜지스터논리게이트, 게이트와 NAND게이트, 게이트와 TTL게이트, 게이트와 OR(논리합회로)게이트, 게이트와 XOR(베타적 논리합)게이트, 게이트와 게이트웨이 분석

게이트와 트랜지스터논리게이트, 게이트와 NAND(부정 논리곱 회로)게이트, 게이트와 TTL(트랜지스터 트랜지스터 논리회로)게이트, 게이트와 OR(논리합회로)게이트, 게이트 ... 와 XOR(베타적 논리합)게이트, 게이트와 게이트웨이 분석Ⅰ. 게이트와 트랜지스터논리게이트1. 부정회로(NOT)2. NAND 회로3. NOR회로Ⅱ. 게이트와 NAND(부정 논리곱 회로 ... 하면 AND 게이트와 같이 된다3. 세 개의 NAND 게이트를 연결하면 OR 게이트를 얻을 수 있다Ⅲ. 게이트와 TTL(트랜지스터 트랜지스터 논리회로)게이트Ⅳ. 게이트와 OR(논리합회로

Non-Ai HUMAN
| 리포트 | 7페이지 | 5,000원 | 등록일 2013.02.24

다운로드 장바구니
논리회로 카노맵그리기, EPI, PI, 무관항(don't care)포함

평가 항목에 3변수 안된다는 이유로 10점만점에 8점 받은 소스... ㅠㅠ카노맵의 경우의 수를 모두 추가하여 만든겁니다.그리고 실행하실때 아시는분들은 아시겟지만 빠탈에러 뜨시면 프로젝트 속성에서 메니패스트 포함 안시키는걸로 바꾸면 되는거 아시죠?결과창에서 나오는것들은 ..

Non-Ai HUMAN
| 리포트 | 1,000원 | 등록일 2014.04.28

다운로드 장바구니
논리회로실험 실험2 Electrical feature of CMOS semiconductor 결과보고서

:- 결손도와 같이 회로를 구성하였다.- 2채널 파워서플라이를 이용하여 5V의 전원공급과 변수인 CH1전압을 인가.- 74HC04를 사용한다. 오실로스코프의 CH1를 IC 입력 ... 에 higC만 다른 회로구성이다.- 앞선 실험과 마찬가지로 도선과 서플라이 간에 접점과 프로브와 도선과의 접점을 흔들거나 조작할 때 그래프의 점의 커지고 오차가 커져서 그래프를 판단할 수 ... : CMOS의 DC 특성 확인(Rn 계산)? 회로구성 사진 :- 결손도와 같이 회로를 구성하였다.- 74HC04를 사용한다. 디지털 멀티미터를 이용하여V _{OUT},V _{CC

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2013.09.08

다운로드 장바구니
아주대 논리회로실험 실험결과5 래치와 플립플롭(Latch & Flip-Flop)

이 (1,1)이면 Q와Q'값이 모두1이 나와 Undefined 값이 되어버림을 예상 할 수 있었다. 그런데 Truth table을 보면 알 수 있듯이 우리는 실험에서 회로를 NOR ... 입력단자에 동시에 1 이 인가될 때 출력 값이 한 클록 후의 값의 보수로 바뀌는 기능을 수행하도록 회로를 설계한 F/F이 다. 이러한 이론상 결과값을 예측하면서 실험을 진행 하 ... 이 잘 됬다고 볼 수 있었다. 그리고 이 실험에는 클락의 개념이 들어가 있지 않아 회로 구성도 간단하고 이해도 쉬워 짧은시간에 실험을 마무리 할 수 있었다.그리고 실험2 에서는 클락

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
[논리회로] 논리회로 - Chapter 7 PROBLEMS solution

CHAPTER 77-3. Using two 4-bit register R1 and R2, a quadruple 2-to1-line multiplexerwith enable, and four inverters, draw the detailed logic diagram t..

Non-Ai HUMAN
| 시험자료 | 8페이지 | 1,500원 | 등록일 2004.11.06

다운로드 장바구니
[아주대] 논리회로실험 8장&9장 결과(Counter&RAM)

에서 공급전류원은 5V DC 전압을 사용했다.< 실험 1 >< 실험 1 > 회로도실험 결과 구성한회로 사진위와 같이 회로를 구성하여 2단 2진 비동기식 카운터를 만들었다. clock ... 되는 것을 볼 수 있었다.The Resulting ReportExperiment 9 ? RAMOBJECTIVES실험을 통해 RAM의 목적과 동작원리에 대해 알고 회로에 직접 구현해봄 ... >< 실험 2 > 회로도실험 결과 구성한회로 사진실험 2에서는 RAM소자를 이용하여 데이터의 저장과 로딩을 확인하는 실험이었다. 먼저 WE, ME입력을 5V에 연결하고 AIA

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2013.09.25

다운로드 장바구니
[논리회로] 논리회로 - Chapter 6 PROBLEMS solution

6-5. A 16K × 4 RAM chip uses coincident decoding by splitting the internaldecoder into row select and column select. (a) Assuming that the RAM cell ar..

Non-Ai HUMAN
| 시험자료 | 10페이지 | 1,500원 | 등록일 2004.11.06

다운로드 장바구니
논리회로설계실험_4조_실험일(080603)_보고서

HDL Codelibrary IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all; entity seven_seg is ..

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2011.11.19

다운로드 장바구니

이전10개 61 62 63 64 656667 68 69 70 다음10개

파워링크

신청하기