"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로 신호등 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,341-1,360 / 9,534건

[논리회로실험] DAC and ADC Conv (예비)

Access Memory)의 명칭의 의미를 확인한다.2. 실험 장비 및 부품1) 저주파 함수 발진기2) DC 전원 : ±15V(2개)3) 논리 소자 : 7490, 7405, 74044 ... 이론◈ Converter Analysis Parameter[1]. Accuracy(정확도)저항회로에 쓰인 정밀도와 기준전압의 정확도와의 함수인데 이것은 실제 출력 전압이 이론적 값 ... 이다.② 정밀도의 결정 요인0 변환기를 구성하는 회로소자의 정밀도0 공급전원의 안정도[2]. Resolution(분해도)변환기의 출력에서 식별할 수 있는 두 변환값의 최소차이0

리포트 | 19페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
논리회로 간소화 실험 예비레포트

8. 논리회로 간소화§ 실험목적? BCD - 부당한 코드 탐지기의 진리표를 나타낸다.? 논리식을 간략화하기 위해서 카노맵(Karnaugh-map)을 이용한다.? 간략화된 논리식 ... 을 실행하는 회로를 설계하고 실험한다.§ 이론요약조합 논리 회로들의 출력은 입력에 의해서만 결정되어진다. 간단한 조합 회로의 경우, 진리표가 모든 가능한 입력과 출력을 대응시키는데 ... 논리 회로의 간소화에 널리 쓰이는 기술을 M. Karnaugh에 의해서 개발되었다. 이 방법은 인접한 셀(cell)에서는 각각이 단 하나의 변수만 서로 다른 가하학적인 맵에 진리표

리포트 | 6페이지 | 1,500원 | 등록일 2007.06.24

다운로드 장바구니
[논리회로]인코더와 디코더

화 된 10진수로) 변환하는 조합 논리 회로를 말한다. 이런 인코더는 부호화 되지 않은 입력을 받아서 부호화된 출력을 내보내는 회로로서 2개의 입력과 N개의 출력을 갖고 출력 값 ... 를 입력하면 최대개의 출력을 갖는 조합 논리회로로 AND게이트가 사용된다. 이때 n비트의 정보 중에서 사용되지 않는 정보가 있거나 무정의(Don`t Care)입력이 있으면 출력은개 보다 ... 진의 6도 아님을 의미한다.이런 모호함을 해결하기 위해서 인코더 회로는 오직 1개의 입력만 인코더 되도록 입력의 우선순위를 설정해야 된다.아래첨자의 수가 높은 것에 우선수의를 부여

리포트 | 4페이지 | 1,000원 | 등록일 2006.04.30

다운로드 장바구니
[정보통신]순서논리회로

▣ 순서논리회로(Sequential Logic Circuits)-회로의 출력이 입력뿐 아니라 회로내부에 기억된 상태에 따라서 결정되는 논리회로-조합논리회로 소자(AND,OR ... 내부에 기억된 상태에 따라 출력이 결정되며, 기억된 상태도 갱신되는 시스템을 의미.-동기식 및 비동기식 순서논리회로: 출력 및 상태의 변화가 회로 전체의 동기 클럭의 일정시간 ... 에만 일어나는 순서논리 회로 및 그렇지 않은 순서논리 회로를 의미. 동기식의 경우는 동기를 위한 매스터 클럭이 존재하며, 비동기식의 경우는 피드백 경로를 갖는 것이 특징(1) 레지스터

리포트 | 5페이지 | 1,000원 | 등록일 2006.04.26

다운로드 장바구니
[응용논리회로설계]4x1 MUX

1. 목표 (1) if 문 이용 (2) case 문 이용 (3) when~else 문 이용 (4) with~select 문 이용2. 소스코드 (1) if 문 이용library ieee;use ieee.std_logic_1164.all;entity mux4_..

리포트 | 6페이지 | 1,000원 | 등록일 2009.04.29

다운로드 장바구니
아주대 논리회로실험 실험예비9 D/A & A/D Converter (DAC & ADC)

으로 변환하여 출력하는 회로이다. 아날로그 출력 전압 Vo는 디지털 입력 전압의 유무, 즉 디지털 입력 비트의 유무에 따라 바뀌는 것으로 아날로그 출력 전압 Vo는 디지털 입력 비트 ... 된다.이때 사용되는 resistor network에는 weighted resistor와 ladder type resistor가 있다.weighted resistor의 회로를 사용 ... 하는 경우에 전압식은 아래와 같다 (VR은 reference voltage).--- (1)이 회로는 conversion 전압 오차가 없으나 저항 값이 정밀해야 한다는 어려움이 있

리포트 | 9페이지 | 1,500원 | 등록일 2014.10.04 | 수정일 2017.08.03

다운로드 장바구니
디지털논리회로실험 - 제 5장 기본연산회로

조사2.1 반가산기(HA : Half Adder)반가산기는 [그림 A]와 같이 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리 올림수(C)를 출력하는 논리 연산회로이 ... 을 구하였으므로 반가산기의 논리회로를 구현하면 아래에 [그림 A]와 같다.[그림 A] 반가산기 회로A BSC2.2 전가산기 (FA : Full Adder)전가산기는 [그림 A ... ]와 같이 이전 단에서 발생한 자리올림수 (Ci)를 포함하여 2개의 1Bit 2진수 A, B를 더하여 그의 합(S)과 자리올림수(Co)를 출력하는 3개의 비트를 가산할 수 있는논리연산회로

리포트 | 12페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
[디지털]디지털논리회로 실험

1-21]과 같은 NOT Gate 회로를 구성하고 입력 A의 변화에 따른 출력 Y의 상태를 [표 1-7]에 기록하라.3. 사용 기자재 및 부품? 논리 실험기? 오실로스코프 ... 2입력 Inverter)? 저항: 680Ω, 220Ω? 콘덴서: 0.01μF제 2장 UNIVERSAL 게이트 (NAND, NOR)1. 실험 목적논리 회로에서 가장 많이 사용 ... 되는 유니버셜 게이트인 NAND, NOR Gate의 기본 논리 동작 및 특성을 실험을 통하여 이해한다.2. 실험 과정, 회로도 및 타이밍 다이어그램(1) NAND Gate① 2입력

리포트 | 18페이지 | 1,500원 | 등록일 2006.03.22

다운로드 장바구니
[논리회로] 디지털논리

+x'y+y=y3-3. 다음 진리표로부터 출력 F1과 F2의 논리식을 구하고 논리합성을 수행하라.X Y Z{ F}_{1 }{ F}_{2 }0 0 00 0 10 1 00 1 11 0 ... + xyF2: x'y'z' + x'y'z + xy'z' + xy'z' = x'y'(z+z') + xz'(y+y') = x'y + xz'※논리합성F1 + F2: x'z + xy + x

리포트 | 5페이지 | 1,000원 | 등록일 2002.10.06

다운로드 장바구니
논리회로[예비레포트][결과레포트]

(HA : Half Adder)반가산기는 [그림 1]과 같이 2개의 1 Bit 2진수 A, B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산회로이다.반가산기의 진리표 ... , 논리식, 논리회로는 다음과 같다.< 그림 1. 반가산기의 블록선도 >InputOutputABSC*************101(a) 진리표(c) 논리회로도1-3 전가산기(FA ... 하는 3개의 비트를 가산할 수 있는 논리연산회로이다. 전가산기의 진리표, 논리식, 논리회로는 다음과 같다.< 그림 2. 전가산기의 블록선도 >InputOutputABCSCo

리포트 | 4페이지 | 1,000원 | 등록일 2007.05.11

다운로드 장바구니
디지털 논리회로 실험 텀프로젝트(디지털 주사위-아주 간단한 카운터회로 이용)

1. 작품 구상 디지털회로 실험 및 설계 시간에 우리는 여러 가지 디지털논리소자들에 대해 배웠다. 처음엔 간단한 논리게이트들로 시작하여 여러 플립플롭들과 먹스, FND, 그리고

리포트 | 6페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
[논리회로설계실험]반가산기와 전가산기 설계(Half Adder and Full Adder 설계 보고서)

반가산기와 전가산기의 차이점인 자릿수를 입력하고 출력 할 수 있는 변수의 차이였는데 이를 이해하니 구현하는 것 자체는 어렵지 않았다. 첫 번째 실험이었던 OR-Gate를 만들면서 수많은 시행착오를 겪었는데 그때 터득한 Port map을 이용한 Entity를 다른 E..

리포트 | 10페이지 | 1,500원 | 등록일 2015.07.06

다운로드 장바구니
[논리회로실험] 가산기와 감산기 (예비)

의 특징과 논리회로 설계 방식을 설명하시오. 또한 이 두 방법을 이용하여 4-bit serial adder와 4-bit parallel adder를 각각 구성하시오.(1) 병렬가산기 ... 을 시키려면 많은 시간이 걸린다.4) 이론의 반감산기의 진리표를 참고하여 부울 함수를 구하고 논리 회로를 구성하시오.반감산기의 진리표입 력출 력XYBD0000011110011100반 ... 감산기 부울함수B=X prime BULLET Y#D=X prime Y+XY prime5) 이론의 전감산기의 진리표를 참고하여 카노맵을 통해 부울 함수를 구하고 논리 회로를 구성하시

리포트 | 11페이지 | 1,500원 | 등록일 2009.03.20

다운로드 장바구니
디지털논리회로실습 - 제 9장 대소비교 회로와 부호변환 회로

들을 근거로 하여 논리 회로도를 그리고, 그 회로를 구성하여 각각의 입력 값에 따른 측정 결과 값을 [표 B]에 기입함.모의실험에서의 출력 결과 값을 넣었습니다.4번을 비워두 ... 디지털회로실험예비 보고서(제 9장 대소비교 회로와 부호변환 회로)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 9장 대소비교 회로와 부호변환 회로1. 실험 목적 ... 및 기본 개념대소비교 회로, 일치회로 및 부호변환 회로를 설계하고, 각 회로의 구성 및 동작특성을 실험을 통하여 이해하고 응용 능력을 기른다.2. 실험 과정, 회로도 및 타이밍

리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
논리회로

Ⅲ. 논 리 회 로1. 불대수와 논리회로2. 논리게이트3. 조합 논리 회로4. 덧셈과 뺄셈 회로5. 해독기와 부호기6. 멀티플렉서와 디멀티플렉서7. 코드 변환기와 비교기[목차]1 ... . 불대수와 논리회로학습목표디지털 신호와 불 대수와의 관계를 설명할 수 있다.불대수의 공리와 기본 정리를 활용할 수 있다.불 대수식의 해를 구할 수 있다.불 대수의 기본 법칙 ... 항001101010011A'B'A'BA B'A BA+BA+B'A'+BA'+B'(5) 논리 함수의 간소화간소화 하는 이유는 보다 간단한 회로를 설계하기 위해서이다.(게이트나 기판

리포트 | 20페이지 | 1,000원 | 등록일 2001.04.11

다운로드 장바구니
[논리회로]감산기

한다. 반감산기의 진리표와 논리도를 표 5-1과 그림 5-2에 나타내었다. 피감수 x 와 감수 y에 의하여 얻어진 차와 자리내림이 발생한다. 연산시 피감수가 감수보다 작은 수일 때 ... 게 되어 차 dn=1을 얻게된다. 이와 같이 입력 An - Bn - bn에 대하여 출력 bn+1, d로 표시되는 것을 전감산기라한다.전감산기의 진리표와 논리도를 표 5-2와 그림 ... + BC[실 험]{1. 그림 5. 5 회로를 구성하고, 출력 전압을 표 5. 3에 기입하시오.{{{{{{{{{{{{{{{{{2. 그림 5. 6 회로를 구성하고, 출력 전압을 표 5

리포트 | 8페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
[A+ 예비보고서] 아주대 논리회로실험 실험10 'D/A & A/D converter'

실험 10. 예비보고서1.실험목적.-DAC와 ADC 회로의 구성과 동작 원리에 대해 이해한다.-주파수 발생기를 이용하여 DAC를 실험하고 다양한 조건에서의 파형을 관찰한다.-주파 ... typeramp typecounter typesuccessive approximation A/D Converter(2) Analog to Digital Converter실험11) 회로 ... 하고 68KΩ 사용 전후를 비교하라.실험21) 실험1 회로의 출력에 아래 비교기 부가2) 1KHz pulse를 single pulse로 바꾸고counter를 0으로 reset. 가변

리포트 | 5페이지 | 1,000원 | 등록일 2015.03.27

다운로드 장바구니
[논리회로]전가산기,반가산기

반가산기/전가산기1)반가산기반가산기란 컴퓨터 내에서 2진 숫자(비트)를 덧셈하기 위해 사용되는 논리 회로의 일종. 반 덧셈기는 2개의 디지털 입력(비트)을 받고, 2개의 디지털 ... 다.2)전가산기컴퓨터 내에서 2진 숫자(bit)를 덧셈하기 위한 논리 회로의 하나. 온 덧셈기라고도 한다. 전가산기는 3개의 디지털 입력(bit)을 받고, 2개의 디지털 출력(bit ... (result carry)를 생성한다. 컴퓨터는 전가산기를 반가산기라고 하는 2개의 입력 회로와 조합시켜, 동시에 4개 비트 또는 그 이상의 덧셈을 할 수 있다.

리포트 | 1페이지 | 1,000원 | 등록일 2008.12.08

다운로드 장바구니
디지털논리회로실험 예비리포트 8. 레지스터의 구성

디지털논리회로 실험 자필 예비리포트8. 레지스터의 구성다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
논리회로2 `엘리베이터/엘레베이터` 설계&제작 발표자료

기말 프로젝트 발표 2009 년 2 학기 - ㅇㅇㅇ ㅇ 조 - - 1 - 논리회로 2목 차 1 일정 - 2 - 2 주제 3 기능 4 설계 5 회로 6 동작화면 7 평가 8 업무 ... 제 조합논리회로 와 순차논리회로 를 응용하여 설계 해본 카운터 를 활용하기 위해 프로젝트 주제로 엘리베이터 를 선정 . 원하는 층을 입력 받아 현재 층과의 크기 비교 를 통해 ... 별로 제작 [3 주차 ] 문제점 보완 및 브레드 보드 모듈제작 완성 [4 주차 ] 전체 회로 완성 , PPT 제작 완성 , 발표 준비 [5 주차 ][ 엘리베이터 ] - 4 - 2. 주

리포트 | 25페이지 | 1,000원 | 등록일 2010.06.12

다운로드 장바구니

이전10개 63 64 65 66 676869 70 71 72 다음10개

파워링크

신청하기