• AI글쓰기 2.1 업데이트
  • 통합검색(9,767)
  • 리포트(8,373)
  • 자기소개서(864)
  • 시험자료(300)
  • 방송통신대(170)
  • 논문(51)
  • 서식(5)
  • ppt테마(2)
  • 이력서(1)
  • 표지/속지(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

디지털논리회로 논리회로과제 FPGA 사칙연산 전전설2 stopwatch 설계
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,421-1,440 / 9,767건

  • 자료 표지
    [논리회로] 논리회로 중간고사 시험문제와 답
    + +z)( +y+z)( + + )maxterm canonical M-notationf(x,y,z) = M(2,4,7)4. 다음 부울식에 대한 논리회로도를 NAND-게이트만을 이용
    Non-Ai HUMAN
    | 시험자료 | 5페이지 | 1,500원 | 등록일 2003.06.27
    다운로드 장바구니
  • 자료 표지
    디지털 시스템 및 논리회로 프로젝트 보고서
    ‘디지털 시스템 및 실습 프로젝트’목 차▣프로젝트의 목적- 2▣디지털 시계의 논리회로도 분석 및 개요- 2 ~ 4▣시계에 사용되는 재료 및 각각의 IC의 분석- 5 ~ 13▣회로 ... 의 세부적인 작동 과정- 14 ~ 41▣프로젝트 진행간 수정 및 보완사항- 41▣프로젝트 후기- 42※프로젝트 관련 첨부 데이터 시트- 43 ~ 49‘디지털 시스템 논리회로 시계 ... 프로젝트’▣ 프로젝트의 목적‘디지털 시스템 및 실습 프로젝트’: 디지털 시스템 강의시간에 들은 기초 지식을 바탕으로 프로젝트에 주어진 회로도의 구성을 분석하고 동기식 카운터를 이용
    Non-Ai HUMAN
    | 리포트 | 49페이지 | 3,000원 | 등록일 2008.02.10
    다운로드 장바구니
  • 자료 표지
    논리회로실험-CMOS회로의 전기적 특성 결과보고서
    실험2. CMOS회로의 전기적 특성 결과보고서1. 실험목적-High-speed Logic Family 인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.2 ... (Pull Up/Pull Down). 정해주지 않으면 실험에 사용한 Inverter도 노이즈가 발생할 수 있으니 주의하여야 한다. 다음 회로와 같이 꾸미면 된다.실험 1. Logic ... 하여 다음과 같이 회로를 구성한다.(2) 오실로스코프에 프루브 2개를 설치한 다음 CH1,2 VDIV는 1V로 맞추고, CH1 Voffset = 0V, CH2의 Voffset =-1V
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 1,000원 | 등록일 2007.12.29
    다운로드 장바구니
  • 자료 표지
    논리회로설계실험 1bit 비교기, 4bits 비교기
    는 회로.1비트 비교기는 두 입력이 같으면 ‘1’을 출력하고, 다르면 ‘0’을 출력하는 회로.library ieee; use ieee.std_logic_1164.all;entity
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22
    다운로드 장바구니
  • 자료 표지
    아주대학교 논리회로실험 예비8소스
    실험 8. R A M (Random Access Memory)1. 목적=> 플립플롭을 이용한 반도체 memory의 논리 회로도를 알아봄으로써 기본구조와 기본적인 동작 원리를 익히 ... 6개의 트랜지스터로 구성되어 있다. 이렇게 트랜지스터로 기억소자를 구성하고 있기 때문에 전원이 차단되지 않으면 기록된 데이터가 지워지지 않으며, 속도가 매우 빠르다. 하지만 회로 ... 은 다음의 표와 같이 동작한다.입력동작E0xno operation10write11read(5) 4x3비트 용량을 갖는 RAM의 내부회로< IC 메모리 회로도 >=> 위의 그림은 4x3
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 1,500원 | 등록일 2008.11.27
    다운로드 장바구니
  • 자료 표지
    [논리회로]40진 카운터 만들기
    디지털 시스템 설계REPORT과 목 명:학 과:학 번:이 름:제 출 일:담당교수:문제 40진 카운터 만들기(10진+4진)1. 10진 카운터? 상태도0000 ↓0001↓↑1001 0010↓↑1000 0011↓↑0111 0100↓↑0110 ← 0101?진리표ABCDJAKA..
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2006.04.07
    다운로드 장바구니
  • 자료 표지
    [논리회로실험]실험5예비보고서 래치와 플립플롭
    NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오< Q 출력 논리값 >< Q’ 출력 논리값>SRQ(t)00Q(t-1 ... ) : Latch010 : RESET101 : SET111NAND gate로 된 flip-flop회로에서는, 두 입력이 모두 1일 때 flip-flop 상태는 전 상태를 그대로 기억하여 그 ... 에는 슬레이브를 동작시킨다.이 플립플롭에는 입력과 출력이 분리되어있어 레이스 문제가 최소화 되며 클릭펄스가 가해지고 있는 동안 입력이 변한다면 플립플롭 회로가 원치 않는 결과를 낼 수
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12
    다운로드 장바구니
  • 자료 표지
    디코더&인코더 에 관한 논리회로 실험 결과 보고서
    과 같이 0, 1, 2, 3이 순차적으로 나온다는 것을 확인했다. 예상했던 0, 1, 2, 3이 나왔기 때문에 정상적인 동작회로가 구성 되었다는 것을 확인했다.ClockAA'BB'A ... 의 정수를 카운터 할 수 있는 회로 구성이다. 위 결과 그래프에서 A는 CLOCK의 2주기가 한주기 이며, B는 CLOCK의 3주기가 한주기가 된다는 것을 알 수 있는데①구간을 보 ... 면 BA②구간 BA③구간 BA00:0 01:1 10:2가 나왔고, 그 이후에도 순차적으로 반복한다는 것을 알 수 있었다. 시뮬레이션에서의 결과가 나왔기 때문에 이 회로는 정상적인 동작
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 1,000원 | 등록일 2010.11.30
    다운로드 장바구니
  • 자료 표지
    아주대 논리회로실험 결과5-래치와 플립플롭
    .98V)1(4.97V)? 실험 결과 Truth table※ 동작 원리R-S latch회로에서는 SR = 00일 때, 회로의 출력은 변하지 않고 Q(t-1)값을 갖으며 SR = 01 ... )1111(4.97V)1(4.97V)※ 동작 원리이는 R-S latch회로에 쿨럭 입력 C가 추가 된 회로로 C = 1일 때에만 입력에 응답하도록 동작하고 C = 0일 때에는 입력 ... 이 아무리 변해도 출력의 변화가 일어나지 않는다. 이를 바로 동기식 플립플롭이라 한다. C = 1일 때에는 위 R-S latch의 회로의 출력과 같음을 알 수 있다.(3) 예비과제
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2010.04.04
    다운로드 장바구니
  • 자료 표지
    [보고서+소스코드]아주대 논리회로실험 기말프로젝트 VHDL 신호등 설계(Traffic Lights) 보고서
    1. 프로젝트의 목적 HBE-COMBO II 보드에 장착되어 있는 Traffic Lights Module을 이용하여 실제 실생활에 쓰이는 신호등의 컨트롤러를 구현한다. 기본적인 신호등의 기능을 직접 VHDL을 이용하여 코딩하고 시뮬레이션 해본 후 HBE-COMBO II..
    Non-Ai HUMAN
    | 리포트 | 30페이지 | 3,800원 | 등록일 2014.10.04 | 수정일 2017.08.03
    다운로드 장바구니
  • 자료 표지
    [논리회로] 플립플롭
    시점에서만 회로를 해석하고 그 시간 간격 동안 그 값을 기억, 유지한다. Flip-Flop의 기억시간은 clock주기이다.2-1. RS Flip FlopRS Flip Flop은 c ... 한다.【 회 로 도 】2-2. JK Flip FlopRS 플립플롭에서 R과 S가 모두 1인 경우는 논리적으로 금지되어 있다. JK 플립플롭은 RS플립플롭과 AND 게이트 2개를 아래 그림 ... 을 그대로 출력으로 내보내기 때문이다. 차이점은 버퍼는 입력이 들어오면 바로 출력되지만 D 플립플롭은 해석 지점에서만 회로를 해석하여 다음 클럭이 인가되기 전까지 그 값을 그대로 유지
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2003.08.14
    다운로드 장바구니
  • 자료 표지
    전자공학실험1 실험4장 결과보고서 : 논리게이트의 특성 및 연산회로
    결과보고서전자공학실험논리게이트의 특성 및 연산회로조원 :담당교수 :실험일자 : 2012.4.6제출일자 : 2012.4.13.1.실험목적논리게이트는 디지털 회로를 구성하는 기본 ... 단위이다. 논리게이트(TTL 74LS04) 입출력의 전기적 특성을 실험을 통해 알아본다. 그리고 논리식을 조합논리회로로 구현하고 실험을 통해 진리표를 얻어 본다.2.실험내용2.1 ... -인버터 논리게이트 특성에 의하여 입력 구형파의 상하가 반전된 모습2)그림 4.7 회로에 입력으로 그럼 4.9와 같은 삼각파를 연결.Vi를 오실로스코프의 Horizontal(X
    Non-Ai HUMAN
    | 리포트 | 6페이지 | 1,000원 | 등록일 2013.01.31
    다운로드 장바구니
  • 자료 표지
    논리회로실험 스텝모터 결과보고서
    를 좁혀주고 test bench의end time을 3000ns까지 잡았다.3. 결과 검토 및 의견이번 학기에 논리회로 과목을 듣는중이라 아직 클럭과 순서논리회로의개념이 잡히지 않
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2008.01.14
    다운로드 장바구니
  • 자료 표지
    논리회로실험 가산기 예비보고서
    비트를 더하는 조합논리회로이다.자리올림수 C는 입력 X, Y, C1중 1이 두 개 이상인 경우에만 1이 되고,합 S는 입력 X, Y, C1중 1이 홀수 개이면 결과는 1이 된다 ... .XYC1SC0000000110010100110110010101011100111111S = X?Y?C1C = XY + (X?Y)C1 위의 논리회로에서 보듯이 전가산기는 반가산기 두 개로 이루어져 있다. ... (Sum)과자리올림수(Carry)를 구해주는 덧셈회로이다. 자리올림수 C는 입력 X와Y가 모두 1인 경우에만 1이 되고, 합 S는 입력 X와 Y중 어느 하나만1이면 결과는 1이 된다
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2008.01.14
    다운로드 장바구니
  • 자료 표지
    논리회로실험 반가산기 결과레포트
    모델링 방식 ⋅schemetic - 회로를 직접 설계하는 방법이다. 논리게이트를 불러와서 라인을 그려주면 된다. ⋅자료흐름 ... 다. xilinx tool 을 이용한 네가지 구현방법 - 회로구성, 자료흐름 모델링, 구조적 모델링, 동작적 모델링- 을 통해 반가산기를 만들어본다. 1.2 ... 해보았다. 게이트를 이용해 회로를 직접 그려본 schemetic, 명령어를 이용하여 손쉽게 작성할수 있는 자료흐름 모델링, 이미 구성 한 source를 불러와 상호연결
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2008.01.14
    다운로드 장바구니
  • 자료 표지
    Verilog 및 Quartus ll를 이용한 논리회로 설계/택시미터기 구현/소스코드/설명서/최종 PPT
    ●택시미터기 상태를 결정 하는 SWITCH가 3가지 있다. ●DIP SWITCH1번, DIP SWITCH2번과 DIP SWITCH3번을 사용한다. (S11/3번째 줄 DIPSWITCH)●SWITCH에 따른 상태를 표로 나타냈다.
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 4,000원 | 등록일 2013.11.06 | 수정일 2014.06.24
    다운로드 장바구니
  • 자료 표지
    [논리회로] 업다운 카운터
    ※8진 비동기 UP DOWN COUNTER저번 16진 카운터는 제가 진리표를 만들고, 카르노 맵을 이용하여 부울 식을 최소화하여 식을 뽑아내어 회로를 설계했습니다.그런데 교수님
    Non-Ai HUMAN
    | 리포트 | 3페이지 | 2,000원 | 등록일 2003.08.14
    다운로드 장바구니
  • 자료 표지
    [컴퓨터입문] 연산과 논리회로
    연산과 논리회로1. 조합 논리 회로 : 논리 게이트(Logic Gate)들로 구성되고, 출력값이 입력값에 의해서만 결정되는 논리회로(1) 배타적 논리합 소자(exclusive ... (MUX) : 멀티플레서는 여러개의 입력선 중에 하나의 입력을 선택하여 출력으로 해주는 조합논리회로로 입력값을 선택한다고 해서 데이터 선택기라고도 하며, 입력선은 많으나 출력선은 하나 ... 인 회로이다.2 디멀티플렉서(DMUX) : 디멀티플렉서는 멀티플렉서의 반대가 되는 회로로 하나의 입력을 여러개의 출력선 중에서 선택된 출력에 정보를 보내는 조합논리 회로로 출력선
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2004.12.06
    다운로드 장바구니
  • 자료 표지
    [논리회로실험]실험5결과보고서 래치와 플립플롭
    >( S = 1 , R = 0 ) ( S = 1 , R = 1 )이번 실험은 S-R latch 회로의 결과 논리값을 확인하였는데 먼저 S-R latch회로의 동작 원리는 S입력 ... 하였다. 이는 서로 보수 값을 가지는 출력값인데 논리값을 1로 가지는 것을 확인하였다. 이렇기 때문에 S-R latch회로에서는 두 입력값이 모두 1인 회로를 구성할 수 없다. 또한 ... 은 값을 가진다. 논리값의 변화를 보기 위하여 클럭 입력을 1로 하게 되면 위의 회로와 같은 결과값을 가지게 된다. 간단히 동작 원리를 보면 워크 밴치 시뮬레이션에서 클럭 입력 값
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 1,000원 | 등록일 2010.04.12
    다운로드 장바구니
  • 자료 표지
    [논리회로, 회로이론] 게이트 특성 실험
    -Transistor Logic) : 트랜지스터-트랜지스터 논리 회로-가장 많이 사용, 가격 저렴-팬 아웃(fan-out)이 많이 얻어진다-출력 임피던스도 낮아 현재 가장 품종이 풍부 ... 하고 널리 사용됨.-전력 소비의 점에서 LS-TTL(저전력, 고속형)등으로 대치-동작 속도가 빠르다-멀티 이미터 회로 구성이므로 집적도가 높다-DTL(diode transistor ... 을 조정 하여 출력(Y1)의 변화를 관찰하 여 LOW에서 HIGH로 변화하는 경계점을 측정한다.2) 게이트의 파괴점 측정가. 게이트의 출력을 HIGH또는 LOW상태를 가지게 회로
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 1,000원 | 등록일 2004.12.02
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 24일 월요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
8:16 오후
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기