"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 텀 논리회로 과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,621-1,640 / 9,768건

디지털논리회로실습-6장 병렬가산기 및 감산기

디지털회로실험예비 보고서(제 6장 병렬 가산기 및 감산기)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 6장 병렬 가산기 및 감산기1. 실험 목적 및 기본 개념 ... 실험 목적: MSI / LSI 칩들의 기능을 직접 수행해보고, 이들 칩을 이용한 여러 연산회로를 구성하여 그들의 동작원리를 실습을 통하여 이해한다.※ MSI(Medium Scale ... Integration) - 중규모 집적 회로(소규모 집적 회로(SSI)보다는 복잡하고 대규모 집적 회로(LSI)보다는 덜 복잡한 회로.40비트 계수기, 래치, 데이터 다중화기 등

Non-Ai HUMAN
| 리포트 | 14페이지 | 1,500원 | 등록일 2008.12.08

다운로드 장바구니
[논리회로] 도난 방지기 설계

두 개와 세그먼트 1개를 이용하여 설계한다.2) 하나의 GAL에는 입력 값을 쉬프트레지스터 회로와 4bit 카운터 회로, 암호가 입력 됐을 때의 출력과 7-Segment에 출력하기 ... 입력 x2,x1,x0를 입력한다.3) 나머지의 GAL에는 Key-Chattring을 통한 앞의 GAL에 비밀 번호 입력 회로와 앞 의 GAL에 클럭을 인가해 주기 위한 회로와 비밀 ... 번호가 인가 됐을 때 Reset을 하 기 위한 회로와 7-Segment 출력을 위한 회로를 구현한다. 입력으로는 1, 0 입력 버튼과 PASS 신호, 그리고 7-Segment

Non-Ai HUMAN
| 리포트 | 8페이지 | 무료 | 등록일 2003.08.14

다운로드 장바구니
[논리회로] 오픈컬렉터와 가산기

사이에 풀업(pull-up)저항이 연결되어야 한다.이러한 시스템의 장점은 여러개의 논리회로의 출력을 한데 묶어 풀업저항에 연결할 수 있다는 것이다. 오픈콜렉터 출력이 아닌 논리 ... . 이를 와이어드 AND회로라 한다. 아래 그림을 논리 식으로 표현하면Y = Y1 Y2 Y3= AB CD EF이 Y식을 드 모르간의 정리를 이용하면Y = AB + CD + EF이 ... ) 또는 버퍼/구동기는 원래의 논리회로보다 훨씬 큰 전압이나 전류용량을 갖는다. 버퍼/구동기 IC는 토템폴 출력이나 오픈콜렉터 출력 모두에서 가능하며, 7406은 LO에서 40mA

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,000원 | 등록일 2003.08.14

다운로드 장바구니
[논리회로] 3x8 디코더

(Decoder)디코더(decoder : 복호기)는 부화화된 데이터로부터 정보를 찾아내는 조합 논리회로로서, 원래 암호를 해독하는 의미를 지니고 있다. 인코더와는 반대로 아래의 그림 ... 다. 디지털 시스템에서 처리되어 출력된 결과 즉, 2진수 형태를 다시 10진수로 변화하거나, 표시하는 조작을 디코드라 하며, 이를 수행하는 회로를 디코더라고 한다. 예를 들면, 키보드 ... *************00010001000000110001000010000001000101000001001100000001011100000001※ 정논리 함수 ※ 부논리 함수Y0 = ABC /Y0 = A + B + CY1 = ABC /Y1

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2003.08.13

다운로드 장바구니
[논리회로] 실험 4장 SR latch

을 갖는 SR래치{회로도 (c)의 타이밍도1 위 표의 결과를 종합하면 출력의 변화가 발생하는 경우는 C가 어떤 논리 값을 가질 때인가?-> C의 논리 값이 1일 때 변화가 발생 ... 011010100110001110010100100101101010110111101111011010110010010100111001001{회로도 (d)의 타이밍도1 위 표의 결과를 종합하면 출력의 변화가 발생하는 경우는 C가 어떤 논리 값을 가질 ... 1. 실험 4장 SR latch2. 이론이번장에서는 순서회로에 대하여 실험한다. 순서회로는 현재의 출력이 현재의 입력뿐만 아니라 과거의 입력 값에 의해서 결정된다. 과거 입력

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니
[논리회로] 코드변환과 변환기

§ Binary to Gray ConverterDecimalGrayBinaryW X Y ZA B C D012345*************4150 0 0 00 0 0 10 0 1 10 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11..

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2003.08.14

다운로드 장바구니
[논리회로] 2비트 비교기

2비트 비교기【기본이론】n 비트 비교기는 n비트 수 X가 n 비트 수 Y와 같은지, 더 큰지, 더 작은지를 결정하는 회로이다. 따라서 n 비트 비교기는 2개의 수를 비교하는데

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2003.08.13

다운로드 장바구니
[컴퓨터] 컴퓨터 논리회로설계

. 목적(1) 반가신기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.(2) 설계된 회로의 기능측정B. 이론다음과 같은 2진수 2개를 더하는 경우에 대해 고찰해 보 ... -2진식 인토더의 진려표이며, 그림 6-3은 8-to-2진식 인토더를 구현하기 위한 논리도이다. 일반적으로 보통의 디지털 논리회로는 처음부터 이진법등으로 부화화하여신호를 발생 ... -7은 디멀티플렉서의 진리표 및 논리회로도이다.(a) 진리표Select츨 력ABD0D1D2D300E000010E001000E011000EE : EnableD0 = A'B'D1

Non-Ai HUMAN
| 리포트 | 30페이지 | 2,000원 | 등록일 2002.05.08

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 6장 대소 비교 회로 및 다중 출력 회로

다. 즉, 이 회로는 입력 A, B를 비교하여 W, X, Y에 두 수의 비교 결과를 출력하는 조합 논리 회로이다. 1bit의 2진수 A, B 2개를 비교하여 W, X, Y에 두 수 ... 의 비교 결과를 출력하는 1bit 2진 비교기의 진리표 및 논리회로는 [그림 6-1]과 같다.[그림 6-1 1bit 2진 비교기]또한 2개 이상의 입력단자와 하나의 출력 단자를 갖 ... 고 모든 입력이 같을 경우에는 “1”의 신호가 출력되며 그 이외의 경우에는 “0”의 신호가 출력되는 회로를 일치회로라 한다. 2입력 일치회로의 진리표 및 논리회로는 [그림 6-2

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2005.03.30

다운로드 장바구니
예비보고서 // 순서논리회로의 해석과 설계, 비동기식 계수기, 동기식계수기

ounter)카운터는 순서회로의 가장 대표적인 응용회로로써, 수를 헤아릴수 있는 회로이다.즉, 플립플롭의 클럭입력단자에 안가되는 주기적인 신호의 개수를 헤아린다.주기적인 신호의 개수

Non-Ai HUMAN
| 리포트 | 18페이지 | 1,000원 | 등록일 2010.11.16 | 수정일 2018.09.10

다운로드 장바구니
[논리회로실험] NAND, NOR, XOR 게이트

의 입력에 버블을 가진 회로도로 표현된다. 어떤 논리 함수가 곱의 논리 합(sum of product)의 형태를 가질 때 편리하게 NAND게이트들로 구현될 수 있다.NAND게이트 ... 라고 불린다. 그리고 NOR연산은 {Z=BAR X+Y = BAR X BAR Y(드 모르강의 법칙)이므로 OR게이트의 입력에 버블을 가진 회로도로 표현된다. 어떤 논리 함수가 합의 ... 논리상태 값을 표3의 출력 첫 번째 열에 기록하라.(2) 7400을 이용하여 그림9(b)회로를 구성하고, 절차(1)을 반복하여 수행한 후, 결과를 표3의 출 력 두 번째 열에 기록

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2004.07.23

다운로드 장바구니
[논리회로] D 및 JK 플립플롭

기억회로, 계수회로 및 데이터 전송회로 등에 많이 사용된다. 물론 이 플립플롭은 기본적인 논리 Gate를 조합함으로써 만들어진다.- 플립플롭은 출력이 변하기 전에 입력에서 출력 ... 를 세트상태, D가 0이면 출력 Q=0이되어 회로를 리셋상태로 만 든다.- D 래치는 내부 기억자치에서 데이터를 보유할 수 있는 능력을 갖고 있다.- D 래치의 데이터입력에 제시된 2 ... 과 출력이 분리되어 레이스 문제가 최소로 감소한 다. 클럭 펄스가 가해지고 있는 동안 입력이 변한다면 플립플롭 회로가 원치 않는 결과를 낼 수도 있다.마스터 슬레이브마스터 슬레이브 JK

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니
[논리회로] 실험 7. 비동기형 카운터

형보다 회로가 간단하다는 장점이 있으나 비트 수가 늘어남에 따 라 전파지연(propagation delay)이 커져 고주파의 클럽신호에서 동작시키기 어렵다. 또한, 동기형 카운터 ... 에7400JK플립플롭 : 7476십진 카운터 : 74904. 실험절차(1)7476을 사용하여 그림7(a)회로를 구성하고 SW1을 이용하여 CLK입력을 변화시키면서 Q3~Q0의 상태 ... 를 측정하여 표1에 기록하라.(2)7476을 사용하여 그림7(b)회로를 구성하고 SW1을 이용하여 CLK입력을 변화시키면서 Q3~Q0의 상태를 측정하여 표2에 기록하라.(3

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,000원 | 등록일 2004.07.23

다운로드 장바구니
디지털논리회로실험 - 제 4장 De Morgen 정리와 Boolean Algebra

을 통하여 이해하며 학습한다.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사2-1. 드 모르간의 정리논리식을 간략화 하는데 간단히 사용할 수 있는 것.논리곱 ... 를 취급하는 데 사용 된다.디지털 회로의 논리식을 취급함에 있어 다음의 약속이 있다.① 연산순서는 부정, 논리곱, 논리합의 순서로 실행.② [], {}, () 등의 괄호는 일반 대수학 ... 0ABC'm?A'+B'+CM?1 1 1ABCm?A'+B'+C'M?2-4. 논리회로의 간략화회로 설계시 논리 함수를 간략화하면 동작 특성은 동일 하나 실제로 설계 및 제작에 있

Non-Ai HUMAN
| 리포트 | 11페이지 | 1,500원 | 등록일 2008.11.28

다운로드 장바구니
논리회로(라디오주파수자동스캔)

라디오 주파수 자동 스캔주파수 업 버튼(x) 다운버튼(y)이 있다. 버튼을 누르면 주파수가 움직이다가 라디오 신호(z)가잡히면 그 주파수에서 멈춘다.현재상태A Q입력x y z다음상태A(t+1) Q(t+1)출력C DJa JkJq Jk고정0 00 0 00 00 00 x0 ..

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2004.07.05

다운로드 장바구니
[디지털 논리회로 설계] 플립플롭 및 래치

실험 7. 플립플롭 및 래치1. 실험목적순차식 논리회로의 기본 소자인 플립프롭과 래치의 여러종류 (D, T, RS, JK)에 대한 기능의 차이를 알아보고 동작조건을 확인한다.2 ... 한다.☞ 논리 회로도에서의 작은 원회로도를 그릴 때 자주 사용되는 작은 원은 크게 3가지 용도로 구분할 수 있다. 즉 NOT 게이트 대신 편의상 간단히 작은 원을 사용하는 경우 ... . 관련이론1) 래치(latch)디지털 회로는 조합회로와 순차회로로 구분할 수 있으며, 조합회로는 단순히 현재의 입력에 의해서만 출력이 결정되는 회로로 기억능력이 없는 반면에 순차회

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2005.05.21

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험,실습(Half/Full Adder, 4-bit Adder/Subtracter)

디지털 논리 실험()-결과 보고서-Chap 6 7담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap6. Half/Full ... 에 X와 Y와 Cin의 입력 시간이 조금씩 차이가 났다. 해결책은 이 문제를 해결하는 방법은 각 레벨에서의 딜레이가 없도록 회로를 다시 설계해야 한다. 이는 처음에 S = X ... ^ Y ^ Cin, Cout = (X & Y)|(Y&Cin)|(X&Cin)와 같이 줄여진 식을 이용하여 회로를 설계하지 않고, S = (XY'Cin')+(X'YCin')+(X'Y

Non-Ai HUMAN
| 리포트 | 4페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
서강대학교 전자공학과 4학기(2학년 2학기)의 디지털논리회로실험 레포트입니다

과 활용 방법을 익힌다.(4) FPGA를 이용해 간단한 논리 회로를 구현하고 동작을 확인한다.1. 제목Lab 3. Decoders and Encoders2. 실험 목적(1) 일반적인 ... margins, 그리고 fanout에 대해 이해한다.(2) Gates를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.(3) Wired OR logic의 특성 ... 실험 시간을 많이 지연시키기도 하였고, 이론적인 지식이 별로 없는 상태에서 실험을 하여 여러모로 아쉬운 실험이었다.이번 실험을 통해 TTL 소자와 CMOS 소자를 이용해 회로

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2011.03.27 | 수정일 2021.09.20

다운로드 장바구니
디지털논리회로실험 예비리포트 2. AND OR NOT NAND NOR EX-OR

디지털논리회로 실험 자필 예비리포트2. AND OR NOT NAND NOR EX-OR다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
논리회로 실험 레포트(디코더 인코더 및 다중화기 역다중화기)

들 을 이용한 논리회로 구성밥법을 공부한다.3. 실험 이론:①디코더: 디코더는 이진코드(binary code), BCD 코드(binary-coded-decimal code), 기타 ... 여러가지 코드들을 코드가 없는 형태로 바꾸는 변환회로를 일컫는다. 정보의 이산량은 디지털 컴퓨터에서 2진 코드로 표현된다. n 비트의 2진 코드는 코드화된 정보 요소를 2개 ... 을 사용할 수 있게 된다면 그 출력은 부정확해 진다. 이런 모호함을 해결하기 위해 인코더회로는 오직 1개의 입력만 인코드 되도록 입력의 우선순위를 설정해야 한다. 따라서 일반

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2009.10.31

다운로드 장바구니

이전10개 77 78 79 80 818283 84 85 86 다음10개

파워링크

신청하기