"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로 vhdl 전전설2 논리회로 설계 논리회로과제

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,561-1,580 / 9,512건

[논리회로] 전자키설계결과

1. CODElibrary ieee;use ieee.std_logic_1164.all;entity key isport( clk, reset, key_en : in std_logic;key : in std_logic_vector ( 3 downto 0 );beep, do..

리포트 | 4페이지 | 1,000원 | 등록일 2004.06.09

다운로드 장바구니
[회로실험] 논리게이트를 이용한 카운터 설계

#회로실험1실 험 일 자2005년 4 월 13 일제 출 일 자2005년 4 월 15 일조 별 명 단담당 교수명post report기본디지털실험Sequential Circuit차 ... 한 Counter와 같은 동작을 하는지 확인 및 Load단자를 이용, 자신이 원하는 초기값으로 Setting한 후 다시 회로를 작동시켜 Self-correcting한지 검증한다.- 배경 및 이론 ... ’B’C’D’CD AB000111100010X0010XXX11XXXX100XXX③회로도Materials & Methods- 실험 도구 및 재료Multisim- 실험 절차 및 방법

리포트 | 10페이지 | 1,000원 | 등록일 2005.06.30

다운로드 장바구니
아주대논리회로실험 8장.카운터 예비(기본구성+빵판+예상결과)

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명 ... 계수 회로는 모든 계수회로의 기본으로서 입력펄스는 LSB부터 차례로 채워지고 원하는 진수에 이르렀을 때는 회로 내의 모든 F/F의 출력이 0으로 환원된다. 만일 카운터가 n s ... 중간 상태가 존재할 수 있어 논리상의 에러를 유발할 수 있게 된다.이러한 전송지연을 없애기 위해서 모든 F/F들은 같은clock 펄스에 의해 동시에 트리거시킬 필요가 있으며 이러

리포트 | 6페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
디지털논리회로실험 - 제 1장 기본 논리 게이트 (AND, OR, NOT) 예비 보고서

제 1장 기본 논리 게이트 (AND, OR, NOT)1. 실험 목적 및 기본 개념실험 목적: 기본 게이트(AND, OR, NOT)의 동작 특성을 이해, 응용능력 배양.※논리회로 ... 들어가면 출력 0 이 나오고, 논리 부정을 나타낸다. 비유를 한다면 ... 한마디로 청개구리?? 라고 생각 했습니다.NOT 게이트의 진리표 NOT 게이트의 회로?XY??0?1 ... (Ground), 1 은 Vcc(5V)를 의미.2. 실험 과정, 회로도 및 타이밍 다이어그램그리고 예비실험 및 조사(1) AND Gate1-1. AND 게이트AND 게이트는 2개 이상

리포트 | 11페이지 | 1,500원 | 등록일 2008.11.24

다운로드 장바구니
논리회로 실험RAM, ROM, FSM설계(결과보고서)

.- 동기 순차 회로를 기술하는 추상화 모델. 입력에 의해 상태를 바꾸면서 출력을 갖는다.?축적 프로그램 교환기의 프로그램을 구성하는 순차적 활동. 이러한활동들은 논리적인 상태 ... 다. 기록과 해독의 두 회로가있어서 정보의 기록, 해독이 가능하고 컴퓨터나 주변 단말기기의기억장치에 널리 쓰인다. 장점으로는 염가, 소형, 낮은 소비전력, 고속호출, 비파괴성 해독 ... 가 지워지지 않는 DRAM과 전원만연결되어 있으면 정보가 지워지지 않는 SRAM이 있으며 고밀도 집적회로를 사용하여 소형, 대용량화되고 있다.이와 같이 전원이 끊어지면 정보가 상실

리포트 | 7페이지 | 1,000원 | 등록일 2008.01.14

다운로드 장바구니
[논리회로] 멀티플렉서 및 디멀티플렉서

=11101111101F=111111F(A, B, C, D)=∑m(1, 3, 4, 11, 12, 13, 14, 15)로 표기되는 논리함수를 회로 구현하는 방법 을 살펴보자. 이 때 A, B ... .{Function tableS1S2Y00D001D110D211D3그림. 1 4-to-1 라인 멀티플렉서멀티플렉서의 AND게이트와 인버터는 디코더회로와 유사하고 실제로 선택 입력 선을 디코드 ... 에서처럼 멀티플렉서는 장치의 동작을 제어하기 위한 인에이블입력을 가질 것이다. 인에 이블이 비활성상태이면 출력도 불능상태가 되도, 인에이블입력이 활성상태이면 회로는 보통의 멀티플렉서처럼 작동

리포트 | 7페이지 | 2,000원 | 등록일 2004.07.23

다운로드 장바구니
[논리 회로 실험]디지털 논리회로 프로젝트 Ripple Adder와 CLA(Carry look ahead) Adder의 비교

은 코딩이 복잡하지만 지연시간과 해저드 발생구간이 적다.Ripple Adder의 모양CLA Adder의 모양디지털 논리회로 PROJECT #1 ... 라 우리가 미리 계산한 C1을 input으로 택하는 방식이다. 이렇기 때문에 Gate수는 많고 회로가 조금 복잡하지만 지연시간이 줄어들고 input들이 거의 동시에 Full Adder

리포트 | 6페이지 | 2,000원 | 등록일 2005.10.26 | 수정일 2023.05.27

다운로드 장바구니
[논리회로실험]실험9예비보고서 A.D& D.A Converter

는 점이다. 이는 D/A converter 에서 볼 수 있는데 각 회로의 논리값을 거쳐 모이는 점이다. 앞의 그림에서 예를 들자면 사각형 BOX가 그 지점이라고 할수 있다. 또한 이 ... 였다.아래는 위의 모든 결과를 뒷바침해줄 워크밴치 시뮬레이션을 통한 각각 회로와 논리값으로 부터의 출력 전압을 측정한 표이다.< Weighted Resistor 와 Ladder Type ... Ⅰ. 목 적D/A와 A/D 변환기(converters) 회로의 구성과 동작 원리에 대해 이해한다.Ⅱ. Review QuestionD/A converter식 (1), (2)를 유도

리포트 | 9페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[전기.전자.프로세서구조.논리회로] 응용문제 작성과 발표, 문제정의, 진리표, 최대항, 최소항, 카르노맵, 최적합, 회로도

1. 문제 정의 (Specification)얼마 전 신축개관식을 연 석주선 기념박물관은 지하 1층, 지상 2층으로 이루어진 건물이다. 박물관에 구경을 간 학생이 건물 안으로 들어가는 경우를 EN라 한다. 또한, EN=1인 경우 학생이 있는 층을 B1, F1, F2라 하..

리포트 | 14페이지 | 3,000원 | 등록일 2011.07.17

다운로드 장바구니
논리회로실험-멀티플렉서와 디멀티플렉서 결과 보고서

내보내는 회로이다.사용 게이트는 3-Input AND인 7411과 NOT 7404이고 선택입력 S0와 S1의 2자리의 2진 코드가 가리키는 번호의 출력에 D의 논리값이 출력 ... 의 조합논리회로로 구현한 1X4 DEMUX를 하나의 IC로 구현한 74139를 이용해 1X4 DEMUX의 동작을 확인하였다.위의 결과표도 마찬가지로 디멀티플렉싱기능(데이터 분배기 ... )을 하고 있다. (2)번 실험 결과와의 차이점을 비교해보면 정반대의 논리를 하고 있음을 볼 수 있다. 이는 74139의 출력이 Active Low 이므로 앞서 조합논리회로로 구성

리포트 | 14페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
[논리회로실험] AND 게이트

1.기본논리회로[ 목적 ]1. AND,OR,NOT(inverter),HAND,NOR 게이트(gate)의 기본적인 논리함수 를 이해한다2. 기본 논리회로의 측정방법과 구성방법 ... 를 논리함수(logic function) 라고 부르고, 논리함수를 실현하는 전자적 스위칭회로를 논리회로(logic circuits)라 하며, 이 중 기본이 되는 간단한 것을 논리 ... 이다.*게이트(GATE)디지털회로에서 논리기능을 수행할 수 잇는 회로로서,보통, 논리게이트라 불리운다.*논리게이트(LOGIC GATE)논리기능을 수행하는 전기호로를 의미한다.디지탈

리포트 | 2페이지 | 1,000원 | 등록일 2003.03.13

다운로드 장바구니
[논리회로 수업지도안] 논리회로 수업지도안

가 '참 인지, 거짓 인지를 논하는 논리 대수로 1854년 영국 수학자 불(George Boole)에의해 제안된 것이다이것은 1938년 미국의 샤논에 의해 전기적인 스위치 회로 ... 에서 스위치의 ON, OFF로 표시될 수있음이 증명되었으며, 그 이후 디지털 논리 회로의 기본적인 이론으로 사용하고 있다.이 단원에서는, 먼저 불 대수의 기본 연산과 실제 논리 회로 ... 고 싶 2장, 논리 회로(3) 불 대수와 기타논리게이트지도일시년월일지도대상2학년지도장소전자 실험실 1관진도 상황1반2반3반컴퓨터과200305014반5반6반학습목표1. 기본 논리 게이트

리포트 | 18페이지 | 1,000원 | 등록일 2003.05.05

다운로드 장바구니
[디지탈논리회로] duality principle

duality principle부울대수의 정리들을 잘 관찰하여 보면, 모든 법칙은 2가지 형으로 되어있음을 알 수 있다.즉, AND와 OR이 서로 바뀌고 1과 0이 서로 바뀌어 각 법칙마다 2개의 식이 성립되고 있다. 이와 같은 규칙은 매우 유용한 것으로서 이것을 du..

리포트 | 2페이지 | 1,000원 | 등록일 2003.05.05

다운로드 장바구니
[논리회로실험] 가산기

4 . 가 산 기[목 적]1.반가산기와 전가산기의 원리를 이해한다.2.가산기를 통하여 논리회로의 구성능력을 키운다.3.가산기를 이용한 가산 연산장치를 이해할 수 있도록 한다 ... 산 기능을 수행하는 산술논리 장치의 가산기와 감산기 회로에 대하여 알아 보고자한다.1.반가산기(Half Adder)- 반가산기는 1비트의 2진수를 더하는 회로로서 A,B 2개의 2 ... 을 수 있다.S=AB+AB=A+B Co= AB위 식으로부터 반가산기의 논리회로를 구성하면 XOR 와 AND 2개의 게이트로 쉽게 만들 수 있다.{2.전가산기(Full Adder)-반

리포트 | 4페이지 | 1,000원 | 등록일 2003.04.25

다운로드 장바구니
[논리회로] 전자키설계예비

1. CodeLibrary ieee;use ieee.std_logic_1164.all;entity key isport( clk, reset, key_en : in std_logic;key : in std_logic_vector(3 downto 0);beep,door :..

리포트 | 13페이지 | 1,000원 | 등록일 2004.06.09

다운로드 장바구니
[논리 회로 실험]디지털 논리 회로 실험, 실습(기본 논리 게이트 - AND,OR,NOT,NAND,NOR,XOR,XNOR)

디지털 논리 실험-결과 보고서-Chap 1 2 3담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap1.기본 논리 게이트(AND, OR ... , NOT)Chap2.기본 논리 게이트(NAND, NOR)Chap3.기본 논리 게이트(XOR, XNOR)2.실험분석 및 고찰Chap1.에서는 AND, OR, NOT 게이트를 가지

리포트 | 5페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
[회로이론]각종 게이트 및 조합논리회로의 해석

각종 게이트 및 조합논리회로의 해석3-1 AND ,OR , NOT ,게이트ANDABA?B000010100111ORABA+B000101011111BUFFERAC1100AC1001 ... 의 정리라고 하며 조합논리회로의 해석에서 매우 유용하다.A BA?BA BA+B0 011 110 111 011 010 111 100 00증명A BA+BA BA?B0 010 010 ... + C?DE = AB + C(D+E)】 ⒜ 다음의 논리함수 F를 간단히 하고 ⒝대응하는 회로도를 그려라.F (X, Y, Z) = XYZ + XYZ +XZ⒜ F = XYZ + XYZ

리포트 | 8페이지 | 1,000원 | 등록일 2004.10.17

다운로드 장바구니
[공학]실험 6. 4비트 산술논리회로와 시뮬레이션

실험 6. 4비트 산술논리회로와 시뮬레이션예비 보고서에서 실험 방법 1의 내용 중, 1adder 생성시에 XOR2 gate를 XNOR2 gate로 잘못 사용해서 구현 하 ... 산술논리회로에 대한 기능 및 동작 결과동작 선택출 력연산 기능S2S1S0Cin0000F = A + BAdd0001F = A + B + 1Add with carry0010F = A ... 는 S2=0 일 때, S1, S0, Cin의 값에 따라 4비트 산술연산회로로써 작동하고, S2=1 일 때는 4비트 논리연산회로로써 작동한다. 4비트 논리연산회로로써 작동할 때

리포트 | 9페이지 | 1,000원 | 등록일 2006.12.20

다운로드 장바구니
논리회로실험- 래치와 플립플랍 예비보고서

가 0이 된 상태의 최초시점이 된다. 매스터 슬레이브 플립플롭은 진술한 바와 같이 플럭 한 주기에 한번의 상태변화가 있기 때문에 순서 논리회로의 메모리 요소로서 사용될 수 있다. ... 펄스(CP)라는 천이 신호가 필요함으로 클럭이 부착된 RS-랫치 논리도와 같다.단지 제어 방법이 랫치에서는 R,S의 입력에 의해 결정된다면 플립-플롭은 R,S 의 입력보다 클럭펄스 ... 의 천이가 더욱 중요한 결정적인 요인이 되고 있다.RS-플립플롭의 논리도에는 NOR게이트를 이용한 [그림8-10] (A)와 NAND게이트를 이용한 (B)와 꼭 같은 논리도를 가지

리포트 | 10페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
디지털논리회로 프로젝트-(quinemccluskey C언어로 구현)

2. 알고리즘 구현상에 이론 적용※ 소스에 주석을 달면서 그 과정이 2번하고 같은 거 같아 2번을 어떻게 쓸지 고민을 많이 했다. 또 다 붙이면 감점이라고 해서 말이다 그래서 각 이론으로 세분화 시켜서 그 이론에 따라 소스를 적용해서 적어보았다.위에서 언급한 이론 과정..

리포트 | 12페이지 | 6,000원 | 등록일 2007.02.11

다운로드 장바구니

이전10개 74 75 76 77 787980 81 82 83 다음10개

파워링크

신청하기