"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,601-1,620 / 9,767건

[논리회로]가산기와 감산기

출력에 대한 논리식을 유도할 수 있다. 합(sum)을 S,자리올림(Carry)을C라 하면,S=B+A=A BC=AB논리식으로부터 논리회로를 구성하면[그림 5-1]과 같다.{[그림 ... ub n~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~논리식에 의하여 전가산기의 논리회로는 [그림 5-5]와 같이 구성할 수 있다.{[그림 5-5] 전가산기의 논리회로도 ... 다.{입 력출 력ABb(빌림수)d(차)0000011110011100 반감산기의 진리표진리표에서 논리식을 유도하면,d=B+A=A Bb=B논리식으로부터 반감산기의 논리회로를 구성

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,000원 | 등록일 2002.12.05

다운로드 장바구니
[논리회로] 멀티플렉서와 디멀티플렉서

되면 D3이 데 이터 출력선으로 출력된다. 표 7.1은 이와 같은 동작을 정리한 것이다.이번에는 멀티플렉서의 동작을 구현하는데 필요한 논리 회로를 알아보자. 출력 데이터는 선택된 입력 ... MUX 진리표{입 력출 력S1S200D001D110D211D3그림 7.1 4×1 데이터 선택기/멀티플렉서의 논리기호그림 7.2 4×1 MUX에 대한 논리 회로 ... {멀티플렉서와 디멀티플렉서. 목 적. 멀티플렉서와 디멀티플렉서의 기본 원리와 동작을 이해한다.. 이들 회로를 설계하고 응용방법을 익힌다.. 기 본 이 론. 멀티플렉서

Non-Ai HUMAN
| 리포트 | 2페이지 | 5,000원 | 등록일 2002.11.06 | 수정일 2017.02.21

다운로드 장바구니
[논리회로] 비동기 카운터

나 Flip Flop을 이용하여 입력펄스의 숫자를 계수하는 단순한 회로이다. 그러나 카운터는 펄스의 계수 이외에도 주파수의 분주, 시간의 측정, 주파수 또는 주기의 측정 및 공정의 제어 ... 등 그 응용분야가 넓은 회로이다. 카운터의 구분은 클럭과의 동기방식에 따라 비동기식 카운터와 동기식 카운터로 구분되며, 이들은 각각 직렬 카운터와 병렬 카운터라고 부르기도 한다.비 ... 회로에 비해 회로가 간단하다는 장점이 있으나, 클럭 신호가 각 Flip Flop에 병렬로 동시에 인가되는 동기식 카운터에 비해 속도가 느리다는 단점이 있다.카운터에서 한 계수

Non-Ai HUMAN
| 리포트 | 2페이지 | 5,000원 | 등록일 2002.11.07 | 수정일 2017.02.21

다운로드 장바구니
[논리회로] 플립플롭/카운터

FLIP-FLOP━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━━. 플립 - 플롭. 하나의 비트 정보를 저장하는 2진 셀로, 순차논리 회로의 기본 요소. 정상 출력과 보수 ... {BCAKC=BC000111100XXXXX1X0106 회로도를 작성한다.{논리회로의 간략화. 부 울 대 수. 부울대수는 AND와 OR의 기본 개념을 이용하여 정리할 수 있다.{정리 1 ... = A·B제 2 정리 : A·B = A + B위 두식을 드모르간의 정리라하며, 이 두 식은 NAND 게이트와 NOR 게이트의 응용 및 논리회로를 간소화하는데 널리 이용될 수 있다.{드모르간의 정리 (변형형){={{={{={{={{={

Non-Ai HUMAN
| 리포트 | 7페이지 | 5,000원 | 등록일 2002.11.07 | 수정일 2017.02.21

다운로드 장바구니
[디지털논리회로실험]디코더, 인코더, 멀티플렉스

5110D6111D7설계회로simulation 결과CBA--------- 인코드(Encode) -----------디코더 반대 기능을 가지며, 이를 이용하여 우리가 요구하는 어떠

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2005.12.02

다운로드 장바구니
[논리회로] 예비보고서

적회로들 간에 구현된 논리 게이트들의 동작을 확인함으로 실험을 통하여 이론을 증명하는데 목적이 있다.2. 실험재료 및 장비{품 목수 량TTL 7400 (Quad 2-Input ... 1. 실험 목적Breadboard의 사용법을 익히고, Breadboard를 이용하여 논리 게이트를 설정하고 미리 준비한 이진수의 Truth table의 데이터를 출력된 값을 집 ... gate들이 어떤 TTL회로가 필요한지 알게 되었다. 그리고 7400, 7402, 7404, 7408, 7432, 7486의 회로의 구성된 형태를 실험을 통하여 알 수 있었고, 각각

Non-Ai HUMAN
| 리포트 | 2페이지 | 1,000원 | 등록일 2002.10.30

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 5장 기본 연산 회로

가산기 (HA : Half Adder)]반가산기는 [그림 5-1]과 같이 2개의 1Bit 2진수 A,B를 더하여 그의 합(S)과 자리올림수(C)를 출력하는 논리 연산회로이다.반 ... 가산기의 진리표, 논리식, 논리회로는 [그림 5-2]와 같다.[그림 5-1 반 가산기의 블록선도][그림 5-2 반 가산기]InputOutputABSC*************101 ... ⒜ 진리표⒝ 논리식⒞ 논리회로2.2 전 가산기 (FA : Full Adder)전 가산기는 [그림 5-3]과 같이 이전단에서 발생한 자리올림수()를 포함하여 2개의 1 Bit 2진수 A

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2005.03.30

다운로드 장바구니
[컴퓨터, 논리회로] 논리회로 실습 - Design of a Four bit adder 2

Measuring the time between event using the crosshairView Trace Print preview그림

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2004.11.06

다운로드 장바구니
[디지털 논리 회로 실험]디지털 논리 회로 실험(Boolean Laws and DeMorgan`s Th, logic hazard)

디지털 논리 실험-결과 보고서-Chap 4 5담당조교 *** 조교님전기전자공학부044**** ***044**** ***1.실험 결과Chap4.부울 법칙과 드모르간 정리표 4-1 ... ABCDIST_R1DIST_R20000000100010000110010000101111101111111Chap5.로직 해저드해저드를 제거한 회로2.실험분석 및 고찰Chap4에서는 부울 ... ;endendmodule(드모르간 정리 Testbench)-결과(밑에 두 개의 값이 일치한다)Chap5 1번 동적 해저드가 발생하는 회로를 설계하고 시뮬레이션 하시오.정적해저드에서 C

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2005.10.17 | 수정일 2023.05.27

다운로드 장바구니
아주대논리회로실험 7장.래치와플립플롭 예비(기본구성+빵판+예상결과)

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명 ... 된 상태로 남아있기 때문에 기억(memory) 소자로서 많이 사용된다. 이러한 특성으로 F/F는 순차회로(sequential circuit) 구성의 기본 요소가 된다. 여기서 순차회로란 ... 회로의 현재 출력값이 현재의 입력뿐만 아니라 과거의 입력 정보에 의해 결정되는 회로를 말한다. 과거의 입력 정보는 F/F에 의해 상태(state)라는 값으로 저장된다.이러한 F

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
[디지털논리회로설계실험]디지털 논리회로 설계실험 예비보고서 7장 부호변환회로

논리 회로이므로, 조합논리 회로를 설계하는 다음 절차에 의하여 설계한다.⑴ Block Diagram을 그리고 주어진 조합논리회로의 문제를 분석한다.⑵ 진리표(Truth Table ... )를 작성한다.⑶ 카르나 맵(Karnaugh Map)을 이용하여 간략화한다.⑷ 최적으로 간략화된 출력 변수의 논리식을 유출한다.⑸ 유도된 논리식을 논리회로로 작성한다.예를 들어, 3 ... 으로 간략화한 식은 다음과 같다.이상과 같이 간략화 된 출력변수의 부울 함수식을 논리회로로 구현하여, 입력된 Excess-3 Code를 그에 해당하는 BCD Code로 변환시켜주

Non-Ai HUMAN
| 리포트 | 8페이지 | 2,000원 | 등록일 2005.03.30

다운로드 장바구니
논리회로실험-가산기와 감산기 결과보고서

시스템의 기본 요소인 가산기와 감산기의 기본 구조 및 동작 원리를 이해한다.2. 실험에 대한 간략한 이론(1) 가산기(adder): 두 개의 2진수를 더해 주는 논리 회로(1.1 ... ) 반가산기(half adder)- 2진수를 2개의 수를 합하여 합(Sum)와 자리올림(Carry)를 구해주는 조합 논리회로- 2개의 입력밖에 받을 수 없으므로, 전단계의 자리올림 ... + A ? B'C = A ? B(1.2) 전가산기 (full-adder)- 두 개의 입력과 전 단계에서 발생한 자리 올림수를 더하도록 구성- 두 개의 반가산기와 한 개의 논리합 회로

Non-Ai HUMAN
| 리포트 | 12페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
[예비]디지털 논리회로 설계 기초 - 반덧셈기,전덧셈기

(Input)출력(Output)B0110Boolean equation :1) 인버터(inverter)라고도 하는 NOT 게이트는 반전 또는 보수화라 불리는 연산을 수행하는 논리회로로 어떤 ... 논리레벨을 반대의 레벨로 변화시킴2) ‘1’을 ‘0’으로 ‘0’을 ‘1’로 변환시킴3) 회로안에서 딜레이를 줄때도 쓰임NAND GATE입력(Input)출력(Output)C0 010 ... AND GATE입력(Input)출력(Output)C0 000 101 001 11Boolean equation : C=A·B1) AND 논리는 모든 입력이 ‘1’인 경우에만 출력

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2009.08.20

다운로드 장바구니
[논리회로] Latch와 flip flop

과 reset 입력이 있는데 set 입력이란 flip flop에 active입력 즉, 정논리에서는 high전압, 부논리에서는 low전압을 인가하였을 때 latch가 set 상태로 된다는 것

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2002.08.20

다운로드 장바구니
아주대논리회로실험 4장.멀티,디멀티플렉서 예비(기본구성+빵판+예상결과)

ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명:1실험9. 예비 16조 허성인 ... elector)이다. 이것은 완전하게 결선된 회로 상태에서 원하는 데이터 입력원(input source)을 선택하는 응용에 자주 사용되며 아날로그먹스와 디지털먹스가 있다. 이 실험에서는 논리 ... 신호와 active low 신호에 대하여.논리회로에서 다루는 신호는 크게 active high와 active low로 구분된다. Active high 신호는 그 값이 1일때, 즉

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
논리회로) 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기 (Pro_VSM 시뮬, 진리표, 실험사진)

1. 실험 제목 : 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기2. 실험 목적 - 2‘s Complement Numbers를 이용한 Signed 4-Bit 병렬 가/감산기를 직접 설계한다.3. 실험 내용 Select Bit가..

Non-Ai HUMAN
| 리포트 | 1페이지 | 1,000원 | 등록일 2013.06.09

다운로드 장바구니
[결과]디지털 논리회로 설계 기초 - 반덧셈기,전덧셈기

로 표현한다. 디지털 회로에서는 서로 다른 전압 레벨을 사용해서 논리 ‘0’과 ‘1’을 구분한다. 정확한 전압의 값은 사용하는 소자의 종류에 따라서 다른데, TTL의 경우에는 논리 ... ‘0’은 전압 0V로 논리 ‘1’은 5V 전압으로 나타낸다. 그러나 실제 디지털 회로에서는 잡음 등의 영향으로 정확하게 5V, 0V를 맞추기가 힘들기 때문에 어느 정도 범위를 두 ... 고 논리를 판별한다. TTL의 논리 전압 판정 레벨은 입력과 출력의 경우가 서로 다르며 74LS 시리즈의 경우 논리 ‘0’은 입력 시 0.8V 이하 출력 시 0.5V 이하이며, 논리

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2009.08.20

다운로드 장바구니
아주대논리회로실험 5장.디코더인코더 예비(기본구성+빵판+예상결과)

로하지는 않는다.< 그림 1. 2단 2진 카운터의 waveform과 decoding >그림 1에서 2진 카운터를 구성하는 논리소자는 flip-flop이며 본 실험에서는 J-K flip ... -flop을 이용해서 카운터를 구성한다.(2) 인코딩인코딩은 디코딩의 반대를 의미하며 10진수를 2진수로 변환하는 것이다. 인코딩할 때는 출력코드의 각 비트에 대해 논리 연산 OR ... (1개)(5) Common anode type 7-segment LED(1개)(6) 저항 : 330Ω (7개)4. 예측되는 결과1) 2단 2진 카운터회로그림A는 JK 플립플롭의 입력

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,500원 | 등록일 2011.12.21

다운로드 장바구니
아주대논리회로실험 9장 가산기감산기 결과(문답+빵판비교+고찰)

this code of ethics.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부과목명: 논리회로실험교수명:분 반:조 :학 번:성 명 ... 를 뺄 수 없으면 B에서 하나 빌려와 B는 1이 되고 그 빌린수로 Y와의 차를 D에 적어주면 되었다. 이번 실험은 가산기와 감산기를 논리회로로 구성하여 그 결과를 측정하는 것이 ... :1실험9. 예비 16조 허성인실험7장 결과 16조실험 3. 가산기와 감산기(1) 예비보고서에서 구상한 반가산기를 구성하고 그 결과를 확인하라.그림 3-1. 반가산기 회로왼쪽

Non-Ai HUMAN
| 리포트 | 7페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
[논리회로] 도난 방지기 설계

두 개와 세그먼트 1개를 이용하여 설계한다.2) 하나의 GAL에는 입력 값을 쉬프트레지스터 회로와 4bit 카운터 회로, 암호가 입력 됐을 때의 출력과 7-Segment에 출력하기 ... 입력 x2,x1,x0를 입력한다.3) 나머지의 GAL에는 Key-Chattring을 통한 앞의 GAL에 비밀 번호 입력 회로와 앞 의 GAL에 클럭을 인가해 주기 위한 회로와 비밀 ... 번호가 인가 됐을 때 Reset을 하 기 위한 회로와 7-Segment 출력을 위한 회로를 구현한다. 입력으로는 1, 0 입력 버튼과 PASS 신호, 그리고 7-Segment

Non-Ai HUMAN
| 리포트 | 8페이지 | 무료 | 등록일 2003.08.14

다운로드 장바구니

이전10개 76 77 78 79 808182 83 84 85 다음10개

파워링크

신청하기