"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 verilog 논리회로 vhdl 전전설2 논리회로과제 plc

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,401-1,420 / 9,535건

[논리회로] 조합논리회로 설계 교안

{대 상고등학생일시2002년 ?월 ?일 2교시장소17-143발표자학 습 문 제1. 조합 논리 회로 설계1 조합 논리 회로의 설계 순서2 간소화된 함수를 사용한 조합 논리 회로 ... 의 구성3 조합 논리 회로 설계 응용학 습 목 표1. 시스템을 분석하고 진리표를 작성할 수 있다.2. 최소항을 이용하여 출력 함수를 유도할 수 있다.3. 출력 함수를 이용하여 조합 ... 논리 회로를 구성할 수 있다.학 습 자 료교 사교과서, OHP, 지시봉학 생교과서, 노트교 수 형 태강 의 식단 계학 습 과 정교 수 - 학 습 활 동시간자료 및 유의점교 수 자학

리포트 | 3페이지 | 1,000원 | 등록일 2003.04.20

다운로드 장바구니
논리회로실험 - 제 3장 4bit Carry Lookahead Adder를 이용한 가산기 설계 결과 보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 3담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 4 / 101 ... 가 제대로 되었는지 확인해본다.2. Design(1)어떠한 회로를 설계할 것인가-4bit Carry Lookahead Adder1)우리가 오늘 설계할 가산기이다. 크게 세 가지 ... bit CLA-내부 4bit Lookahead Carry Generator의 Gout, Pout 값이 그대로 Gout,Pout으로 출력[그림 4] 4bit CLA(2)어떻게 이 회로

리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
2장 논리회로와 간략화 실험결과 및 3장 오픈컬렉터와 3상태 버퍼

실험 2. 논리회로의 간략화 결과 레포트(a) NOT 게이트PSPICE 시뮬레이션 결과*실험결과*AY0110(b) AND 게이트PSPICE 시뮬레이션 결과*실험결과*ABY ... 20000000100010000111110011101111101111111실험 3. 오픈컬렉터와 3상태 버퍼/인버터 예비 레포트[목적]1. 오픈 컬렉터 게이트의 특성을 이해한다.2. 와이어드 AND 및 와이어드 OR 회로를 익힌다.3 ... 으로 풀업저항을 사용하면 출력특성이 AND동작이 이루어진다. 이를 와이어드 AND 회로라 한다.그림 3.1, 그림 3.2 와이어 AND회로그림 3.2를 논리식으로 표현하면 Y

리포트 | 10페이지 | 2,000원 | 등록일 2012.12.10

다운로드 장바구니
논리회로 실험 Bistable or flip-flop[예비 + 결과] 레포트

한다. 다. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다2. 기본 이론(배경 이론) 플립플롭이란 Clock 신호에 의해 입력신호에 의한 출력을 얻을 수 있는 회로 ... 로 CLK이 인가되기 전에는 전에 상태를 그래도 유지하는 기억회로이다. 또, 플립플롭의 입력 신호가 교류 결합 회로를 통하여 인가되는 형식의 것을 교류 결합 플립플롭, 직류 ... 결합 회로를 통하여 인가되는 형식을 직류 결합 플립플롭이라고 한다. 클록 펄스 입력 단자로 클록에 동기시켜 입력 신호를 주는 동기식의 플립플롭과 클록을 이용하지 않고 입력 신호

리포트 | 6페이지 | 1,000원 | 등록일 2011.03.28

다운로드 장바구니
논리회로실험 - 제 7장 3비트 updown counter로 binary와 gray 코드로 설계 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 7담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 221 ... . IntroductionVDHL의 순차 논리 회로 설계에서 Mealy machine과 Moor machine을 이해하고 이를 3비트 up/down counter로 binary와 gray 코드 ... 로 설계한다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)FSMFSM이란 Finite state machine의 약자로 일정한 천이 가능한 상태 내에서만 동작하는 순차 논리

리포트 | 20페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
디지털 논리회로 실험 텀 프로젝트 발표(간단한 디지털 주사위 게임)

사용부품, 공구기판FND0.33uF커패시터10K·33K저항스위치IC(HA17555, 74LS192, 74LS47, 74LS10)AA Size 건전지x4ea용 건전지홀더전선와이어스트립퍼납땜인두 작품의 동작스위치를 누르고 있음으로 인해 펄스파형을 업카운터에 인가-555 타..

리포트 | 11페이지 | 2,000원 | 등록일 2010.06.11

다운로드 장바구니
[전자회로] 논리회로 실험 결과

논리회로1) OR 게이트입 력출 력단자 1단자 2단자 300+0.20+9+6.6+90+6.6+9+9+6.62) AND 게이트입 력출 력단자 1단자 2단자 30000+90+900 ... 력출 력단자 1단자 2단자 300+6.90+9+6.6+90+6.6+9+9+0.1☞ Dicussion논리회로 실험은 방법은 매우 간다한 실험 이였지만, 사전에 준비 없이 실험 하 ... 는 방법을 몰라서 많이 헤맸다.실험의 방법을 간단히 설명하자면 지난 시간에 만들었던 Voltage Source로 각각의 논리게이트에 전압을 걸어준다. 게이트의 1,2번을 접지선 또는

리포트 | 2페이지 | 1,000원 | 등록일 2004.05.12

다운로드 장바구니
디지털논리회로실험 예비리포트 10. 동기식 카운터

디지털논리회로 실험 자필 예비리포트10. 동기식 카운터다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
디지털공학(논리회로) 맨체스터-NRZ부호변환기

은 0으로 전송한다. 이를 이용해서 맨체스터 코드를 NRZ 코드로 변환하는 상태그래프를 작성하여 보자.2. 설계맨체스터 회로는 한 비트를 표현할 때 처음 반 동안과 두 번째 반 동안 ... 01001001X011XX100XX01000101X011XX101XX01000101X011XX100X3. 검증SimuAid로 교재 14장의 과 같은 타이밍도를 출력하기 위해 먼저 회로를 작성하였다.

리포트 | 4페이지 | 2,000원 | 등록일 2009.12.06 | 수정일 2022.12.12

다운로드 장바구니
기계자동차공학실험 시간에 작성한 논리회로 실험에 대한 보고서입니다.

7 - Segment 켜 기1. 스위치 3개를 이용하여 7-Segment를 0부터 7까지 키는 논리회로도 설계.1) 변수를 3개로한 진리표를 작성한다.10 진수SW1 · SW2 ... = A`*C` + B*C`f = A + B`*C`g = A*B` + A`*B + B*C`4) 논리식에 맞게 게이트를 사용하여 논리회로를 설계한다.0일 때 (0 0 0)4일 때(1 0 ... 0)1일 때 (0 0 1)5일 때(1 0 1)2일 때 (0 1 0)6일 때(1 1 03일 때(0 1 1)7일때(1 1 1)2. 고찰드모르강의 법칙- 이번 논리회로를 이용한 7

리포트 | 5페이지 | 2,000원 | 등록일 2012.04.08 | 수정일 2020.11.18

다운로드 장바구니
[논리회로]자판기 구현

입력이 있을 수도 있다.Simulation Result 1Simulation Result 2References[영한출판사] 디지털 논리회로 응용 및 설계 [University OF ... , procedure Tools for development* Procedure 1. 전체 회로를 구성하는 각각의 컴포넌트를 직접 설계 2. 컴포넌트 단위 테스트 3. 각각 ... 의 컴포넌트 결합 - 전체 회로 구성 4. 완성된 전체 회로를 대상으로 시뮬레이션 실시 * Scope VHDL과 같은 language를 이용한 개발 방법은 사용하지 않음 - 대신

리포트 | 19페이지 | 3,500원 | 등록일 2005.04.18 | 수정일 2017.10.24

다운로드 장바구니
순서논리회로 설계를 D, T, JK, SR 플립플롭으로 나타냄.

Table 8.2 Karnaugh Map 8.3 회로도 9. 출력 회로 10. 결론(Conclusion)개 요 (Outline)• 문제 제기 : 우리 주변에서 순서논리회로를 이용 ... ' AB' BC' CX1X2Z결 론(Conclusion)• 이번 과제는 우리 주변의 순서논리회로를 다양한 플립플롭(D, T, SR, JK)으로 설계해 보는 것이었다. • 5가지의 상태 ... FF의 경우보다 J-K FF의 경우 무관항이 더 생기므로 플립플롭의 입력이 더 간단화 되는 것을 확인 가능했다.결 론(Conclusion)• 조합논리회로보다 더 복잡하기 때문

리포트 | 28페이지 | 8,000원 | 등록일 2010.06.24

다운로드 장바구니
[디지털 논리회로 실험]레지스터 구성

한다.1. 레지스터레지스터(register)는 데이터를 저장하기 위해 플립플롭들을 여러 개 모아놓은 회로를 말한다. 그림 11-1에 가장 간단한 형태의 4비트 레지스터를 나타내 ... 11-1에 나타내었던 4비트 레지스터는 무조건 클럭의 상승모서리 시점마다 입력되는 Ii 값을 받아들여 Qi에 저장한다. 이제 이 레지스터 회로에 제어신호 L을 추가하여 L=1일 ... 때에만 새로운 입력 Ii 값을 받아들여 저장하고, L=0일 때에는 현재 레지스터에 저장된 값이 그대로 유지되도록 제어할 수 있는 회로, 즉 병렬로드 제어기능을 갖는 레지스터 회로

리포트 | 5페이지 | 1,000원 | 등록일 2006.05.12

다운로드 장바구니
논리회로설계실험 1bit 비교기, 4bits 비교기

는 회로.1비트 비교기는 두 입력이 같으면 ‘1’을 출력하고, 다르면 ‘0’을 출력하는 회로.library ieee; use ieee.std_logic_1164.all;entity

리포트 | 4페이지 | 3,000원 | 등록일 2010.12.22

다운로드 장바구니
디지털 시스템 및 논리회로 프로젝트 보고서

‘디지털 시스템 및 실습 프로젝트’목 차▣프로젝트의 목적- 2▣디지털 시계의 논리회로도 분석 및 개요- 2 ~ 4▣시계에 사용되는 재료 및 각각의 IC의 분석- 5 ~ 13▣회로 ... 의 세부적인 작동 과정- 14 ~ 41▣프로젝트 진행간 수정 및 보완사항- 41▣프로젝트 후기- 42※프로젝트 관련 첨부 데이터 시트- 43 ~ 49‘디지털 시스템 논리회로 시계 ... 프로젝트’▣ 프로젝트의 목적‘디지털 시스템 및 실습 프로젝트’: 디지털 시스템 강의시간에 들은 기초 지식을 바탕으로 프로젝트에 주어진 회로도의 구성을 분석하고 동기식 카운터를 이용

리포트 | 49페이지 | 3,000원 | 등록일 2008.02.10

다운로드 장바구니
아주대학교 논리회로실험 예비8소스

실험 8. R A M (Random Access Memory)1. 목적=> 플립플롭을 이용한 반도체 memory의 논리 회로도를 알아봄으로써 기본구조와 기본적인 동작 원리를 익히 ... 6개의 트랜지스터로 구성되어 있다. 이렇게 트랜지스터로 기억소자를 구성하고 있기 때문에 전원이 차단되지 않으면 기록된 데이터가 지워지지 않으며, 속도가 매우 빠르다. 하지만 회로 ... 은 다음의 표와 같이 동작한다.입력동작E0xno operation10write11read(5) 4x3비트 용량을 갖는 RAM의 내부회로< IC 메모리 회로도 >=> 위의 그림은 4x3

리포트 | 3페이지 | 1,500원 | 등록일 2008.11.27

다운로드 장바구니
논리회로실험-CMOS회로의 전기적 특성 결과보고서

실험2. CMOS회로의 전기적 특성 결과보고서1. 실험목적-High-speed Logic Family 인 74HC시리즈의 전기적 특성을 이해하고 실험을 통해 동작을 확인한다.2 ... (Pull Up/Pull Down). 정해주지 않으면 실험에 사용한 Inverter도 노이즈가 발생할 수 있으니 주의하여야 한다. 다음 회로와 같이 꾸미면 된다.실험 1. Logic ... 하여 다음과 같이 회로를 구성한다.(2) 오실로스코프에 프루브 2개를 설치한 다음 CH1,2 VDIV는 1V로 맞추고, CH1 Voffset = 0V, CH2의 Voffset =-1V

리포트 | 12페이지 | 1,000원 | 등록일 2007.12.29

다운로드 장바구니
디코더&인코더 에 관한 논리회로 실험 결과 보고서

과 같이 0, 1, 2, 3이 순차적으로 나온다는 것을 확인했다. 예상했던 0, 1, 2, 3이 나왔기 때문에 정상적인 동작회로가 구성 되었다는 것을 확인했다.ClockAA'BB'A ... 의 정수를 카운터 할 수 있는 회로 구성이다. 위 결과 그래프에서 A는 CLOCK의 2주기가 한주기 이며, B는 CLOCK의 3주기가 한주기가 된다는 것을 알 수 있는데①구간을 보 ... 면 BA②구간 BA③구간 BA00:0 01:1 10:2가 나왔고, 그 이후에도 순차적으로 반복한다는 것을 알 수 있었다. 시뮬레이션에서의 결과가 나왔기 때문에 이 회로는 정상적인 동작

리포트 | 9페이지 | 1,000원 | 등록일 2010.11.30

다운로드 장바구니
[논리회로실험]실험5예비보고서 래치와 플립플롭

NAND gate를 이용하여 클럭화되지 않은 R-S latch 회로를 구성하고 그 동작을 설명하시오< Q 출력 논리값 >< Q’ 출력 논리값>SRQ(t)00Q(t-1 ... ) : Latch010 : RESET101 : SET111NAND gate로 된 flip-flop회로에서는, 두 입력이 모두 1일 때 flip-flop 상태는 전 상태를 그대로 기억하여 그 ... 에는 슬레이브를 동작시킨다.이 플립플롭에는 입력과 출력이 분리되어있어 레이스 문제가 최소화 되며 클릭펄스가 가해지고 있는 동안 입력이 변한다면 플립플롭 회로가 원치 않는 결과를 낼 수

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
아주대 논리회로실험 결과5-래치와 플립플롭

.98V)1(4.97V)? 실험 결과 Truth table※ 동작 원리R-S latch회로에서는 SR = 00일 때, 회로의 출력은 변하지 않고 Q(t-1)값을 갖으며 SR = 01 ... )1111(4.97V)1(4.97V)※ 동작 원리이는 R-S latch회로에 쿨럭 입력 C가 추가 된 회로로 C = 1일 때에만 입력에 응답하도록 동작하고 C = 0일 때에는 입력 ... 이 아무리 변해도 출력의 변화가 일어나지 않는다. 이를 바로 동기식 플립플롭이라 한다. C = 1일 때에는 위 R-S latch의 회로의 출력과 같음을 알 수 있다.(3) 예비과제

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.04

다운로드 장바구니

이전10개 66 67 68 69 707172 73 74 75 다음10개

파워링크

신청하기