"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 논리회로과제 FPGA 사칙연산 전전설2 stopwatch 설계

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,461-1,480 / 9,768건

2016년도 중앙대학교 전자전기공학부 3학년 2학기 아날로그및디지털회로설계실습 결과보고서 8장 논리함수와 게이트

아날로그 및 디지털 회로 설계 실습결과 보고서실습 8. 논리함수와 게이트조제출일작성자조원8-4. 설계실습 내용 및 분석8-4-1 설계한 논리게이트 구현 및 동작(A) Low(0 ... 0010101001103. XOR입력출력입력 A입력 B출력 X000011101110출력이 High(1)일 때의 출력출력이 Low(0)일 때의 출력논리 회로의 구현위의 그림처럼 AND, OR, NOT ... 한 다음, NAND, NOT 게이트를 사용하여 3입력 NAND 게이트의 등가회로를 구성하였다. 출력은 모두 진리표대로 정상으로 나오는 걸 확인하였다.논리 회로의 구현AND 게이트(8

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2016.12.23 | 수정일 2017.06.25

다운로드 장바구니
7-Segment 를 이용한 디지털 시계(디지털논리회로프로젝트)

1. Purpose - Training Kit에서 지원하는 1 MHz 수정발진기의 출력 및 7-Segment를 사용한 디지털 시계의 설계. • 설계 사양① Reset 시 00:00:00 가 됨② 1 MHz 수정발진기를 사용할 것③ 초 단위 Display④ 10분..

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2009.05.23

다운로드 장바구니
[디지털논리회로] TTL

..PAGE:1TTL(Transistor Transistor Logic)60001861 곽대영디지털논리회로..PAGE:2TTL의 추세TTL IC는 DTL에서 발달 ... 는다. Standard 는 소비전력면에서 별로 Speed가 변하지 않는 LS Series로 대체 되었으나, S Series는 고속용으로 사용된다디지털논리회로..PAGE:3TTL의 외형(1)TTL ... 저하로 인하여 24 pin의 7.62 ㎜ Package도 있다. 74800번대는 24 pin Wide type을 Slim-type으로 발생한 것이 많다.디지털논리회로..PAGE

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2003.05.24

다운로드 장바구니
디지털논리회로실험 예비리포트 9. 비동기식 카운터

디지털논리회로 실험 자필 예비리포트9. 비동기식 카운터다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
[컴퓨터]조합논리회로와 순차논리회로의 차이점과 종류 및 특징

< 조합논리회로와 순차논리회로의 차이점과 종류 및 특징 >1. 조합논리회로논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로이며 입력, 논리 ... 게이트, 출력으로 구성되며, 입력된 정보에 대해서 새로운 출력 정보를 제공하는 기능을 갖는 회로이다. 즉, 입력과 출력을 가진 논리 게이트의 집합이고 출력의 값은 입력의 0과 1 ... 하는 조합 회로 - 합 S= x'y + xy', 캐리 C= xy 이다.입력출력XYSC0*************01(a) 진리표(b) 논리 회로(c) 논리식2) 전가산기반가산기는 덧셈을 할

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2005.11.09

다운로드 장바구니
[논리회로] 레지스터와 카운터

적으로 리셋된다- R 입력 : 클럭과 관련된 연산을 수행하는 동안에는 논리-1을 우지해야 한다- 적재제어 입력 : 적재 제어입력과 클럭을 AND게이트로 AND시켜서, 이 AND게이트 ... .1. 개요■ 쉬프트 레지스터2진정보를 한 방향 혹은, 양 방향으로 쉬프트할 수 있는 레지스터◆ 논리적 구조 (a)직렬로 플립-플롭을 연결한 것으로, 한 플립-플롭의 출력을 다음 ... 레지스터에 저장하고서, 한 전가산기 회로를 통해서 한번에 한 쌍씩의 비트를 직렬로 더함- 각 쌍의 두 비트와 이전의 캐리를 하나의 전가산기에 입력하여 합산 후, 그 합을 한 번에 한

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2003.05.11

다운로드 장바구니
경희대학교 논리회로 레포트 - Big Data 정의와 활용방안을 생각하고 Mining에 대하여 설명하시오. / 싸이의 강남스타일과 IT의 연관성을 설명하시오.

논리회로(정 연 모 교수님) / 제출일 : 2012. 11. 15.Homework #SP /=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=

Non-Ai HUMAN
| 리포트 | 3페이지 | 2,000원 | 등록일 2016.04.17

다운로드 장바구니
디지털논리회로실험 예비리포트 7. 플립프롭 및 래치

디지털논리회로 실험 자필 예비리포트7. 플립프롭 및 래치다운 받아보시면 아시겠지만모든 예비리포트가 10점 만점에 10점 또는 11점(가산 1점 포함)짜리입니다.

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2009.11.08

다운로드 장바구니
[논리회로]Latch와 Flip Flop

다. 입력은 출력을 set(1상태)시키는 기능과 reset(0상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS flip-flop은 RS latch 회로로 구성하는데, RS ... 의 진리표그림 8.1은 기본적인 RS latch와 RS Flip Flop의 논리기호를 나타내었고, 표 8.1에 RS latch의 진리표를 나타냈다.3. D Latch와 D Flip ... 상태의 값이 된다는 것이다.그림 8.2는 D Latch와 D Flip Flop의 논리기호를 나타낸 그림이며, 표 8.2는 D latch의 진리표이다.{DClock/enalbeQQ0

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
[논리회로]VHDL을 이용하여 구현한 Binary to BCD Converter

Binary 코드를 종종 BCD 코드로 변환해야할 필요가 있을 경우가 있다.예를 들어 Binary값을 7 segment에 출력을 해야할 경우가 그런 예라고 할 수 있다.Binary 코드를 BCD 코드로 변환하는데 있어서 가장 기본적인 아이디어는Binary 4비트에서 1..

Non-Ai HUMAN
| 리포트 | 6페이지 | 3,000원 | 등록일 2008.05.15 | 수정일 2021.06.28

다운로드 장바구니
논리회로실험- 램(RAM) 예비보고서

RAM)- 셀의 구조를 플립플롭을 이용하여 회로를 구성한 것으로 소자의 집적도는 떨어지는 편이지만 리프레시 동작이 필요하지 않아서 디지털 시스템의 하드웨어 구현이 용이하다. 정적 ... ) 정적 RAM의 내부구조- SRAM 내의 각 메모리 비트(또는 SRAM cell)들은 위의 회로와 같은 동일한 기능의 동작을 한다. 각 셀에서의 기억소자는 D 래치이다. 셀 ... 을 형성하기 위해서 부가적인 제어논리와 함께 SRAM 셀들은 어레이로 결합된다. 간단한 ROM에서와 마찬가지로, 어드레스 디코더가 어느 순간에 접근하고자 하는 SRAM의 특정 행

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
컴퓨터개론 논리회로 시스템분석.. 등에서의 코드의 종류

※ 코드의 종류 ※⑴ 순차코드(sequence code)① 정의 : 순차코드는 어떤 코드 대상에 대하여 순차적으로 코드를 부여하는 방법으로 일 련번호 코드라 하며 대표적인 식별코드이다. 비교적 변동이 없는 항목이나 다른 코드의 보조 항목으로 많이 사용된다.② 순차코드의..

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,000원 | 등록일 2008.05.14

다운로드 장바구니
논리회로 퀸맥(Qm)방법과 페트릭 방법입니다.

#include#include#include#include#define Max_value_size 256 //변수의 최대 사이즈#define Max_num_size 256 //민텀의 최대 사이즈struct //구조체 선언. 파일로 부터 입력받는 변수 민텀 돈케어 저장{..

Non-Ai HUMAN
| 리포트 | 2,000원 | 등록일 2008.06.26

다운로드 장바구니
논리회로 실험 가산기와 감산기 만점 리포트 입니다.

(half adder)는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력( carry out)에 의하여 출력한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성 ... 된다. 입력이 3개 존재해서 (입력 A, 입력 B, 자리올림수 입력) 모두 대등하게 동작한다. 하지만 회로상 에서 3개 입력이 대칭되어 있다고 할 수 없다.①회로구성XOR GATE ... 음■ 계산 시간이 빠르나 더하는 비트 수만큼 전가산기가 필요하므로 회로가 복잡하게 구성됨■ 이 단점을 보완하기 위해 look-ahead Carry 가산기가 있

Non-Ai HUMAN
| 리포트 | 9페이지 | 5,000원 | 등록일 2009.03.26

다운로드 장바구니
[아주대학교] 논리 회로 실험 -2장- CMOS 회로의 전기적 특성 - 결과보고서

실험 2. CMOS 회로의전기적 특성가. Logic Levels & DC Noise Margins(1) DC 전원공급기는 VIN과 VCC를 위해 2개 채널을 모두 사용한다. 첫 ... 단계로 VCC = 4.5V, VIN = 4.5V로 설정하여 다음과 같이 회로를 구성한다.(2) 오실로스코프에 프루브 2개를 설치한 다음 CH1,2 VDIV는 1V로 맞추고, CH1 ... 로 설정하여 다음과 같은 회로를 구성한다.(2) 오실로스코프에 프루브 2개를 설치한 다음 CH1,2 VDIV는 1V로 맞추고, CH1 Voffset = 0V, CH2의 Voffset

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,500원 | 등록일 2010.09.28

다운로드 장바구니
vhdl을 이용한 4비트 가감산기 설계(논리회로설계실험)

1. PurposeFull Adder 4개를 직렬로 연결하여 4-bit 감가산기를 설계한다. 설계를 통하여 감가산기 입력에 따른 출력 특성을 이해할 수 있다.2. Problem Statement4비트 감가산기를 설계하기 위해서 먼저 전가산기를 설계할 수 있어야 한다. ..

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
비교기 반감산기 전감산기 설계(쿼터스,논리회로)

1. 목표 설정 ▶ 논리게이트를 이용하여 반감산기, 전감산기를 설계하라.2. 목 적 ▶ 논리게이트를 이용하여 반감산기, 전감산기의 진리표로부터, 논리식, 논리회로 ... 도록 간단화 시킨다. ▶ NAND게이트를 선정 사용하여 반감산기의 논리회로를 설계하라. ▶ 피감수를 , 감수를 , 자리내림수를 ,라 하고 이들을 입력으로 하여 감산결과인 차 ... 한 논리식으로 논리회로를 설계한다.성능Y논리게이트로 구성된 회로로, 입력상태에 따라 일정한 출력을 가진다.규격 / 표준N반감산기● 2개의 2진수 입력과 2개의 2진수 출력을 가지

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2010.06.22 | 수정일 2015.12.26

다운로드 장바구니
[논리회로실험]실험7예비보고서 복호기와 부호기

에 ‘1’이 입력되면 Excess-3 코드화 시켜 3이 더해진 8인 논리값이 ‘1000’이 출력됨을 확인하였다.2단 2진 카운터의 출력을 다음 코드로 인코딩할 수 있는 회로를 그려라.Normal CountEncoded output0*************0010110001 ... 는 각 비트를 반전하여 보수를 취하면 10진수에서 9의 보수값이 되므로, 자기 보수 코드라고도 불린다. 먼저 Excess-3코드의 결과값을 유추하고 회로를 해석해 보 ... 에서는 하나의 값이 0으로 입력되면 입력 단자의 개수에 상관없이 그 출력값은 1이 나오게 된다. 이를 이용하여 회로를 해석하면 먼저 첫번째 Decimal이 5일 때, 맨 위의 스위치

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
아주대논리회로실험 9장 RAM 결과(문답+빵판+고찰)

이 정해지는데 이것을 읽어 들이는 메모리 동작을 확인하는 실험이다. 우선 회로에서 74HC03 게이트는 오픈 드레인이기 때문에 풀업 저항을 달지 않으면 두 입력이 High일때 결과

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2011.12.21

다운로드 장바구니
[논리회로] 카르노맵

카르노 맵① 한 개의 논리 변수 A의 값은 0 또는 1 이기 때문에 두 개의 칸으로 표시한다.: 카르노 맵을 표현한 사각형의 오른쪽 칸을 1 에 대응하는 논리 변수, 왼쪽 칸은 0 ... 에 대 응하는 논리 변수라 한다.< 그림 3-1 1변수 카르노 맵 >A01X'X② 논리 변수 2개인 경우: 입력 가능한 값은 네 가지 조합.여기에 대응하는 최소항을 사각형 ... 을 간소화할 때에는 원래의 논리식에 의한 진리표에서 1인 것만 카 르노 맵에 표현하고, 이웃한 1끼리 묵는다.묶여진 사각형에서 조건에 변화가 없는 것만 추출하여 논리합으로 표현.: 그림

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2003.01.08

다운로드 장바구니

이전10개 69 70 71 72 737475 76 77 78 다음10개

파워링크

신청하기