"논리회로"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

디지털논리회로 디멀티플렉서 vhdl 논리회로과제 전전설2

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로" 검색결과 1,461-1,480 / 9,586건

조합논리회로

1. 조합 논리의 정의: 조합논리란 임의의 원하는 기능을 실행시키는 회로들을 기본 게이트로 조합시키는 기술로 조합논리의 토대는 AND, OR, NOT, NAND, NOR 게이트이 ... 으로 나간다.2. 논리회로의 간소화논리 회로를 설계할 때 더 이상 간단한 것이 없을 정도로 간소화시킨 것을 최소화 또는 간소화라 한다. 논리 회로를 간소화시킬 때는 불 대수의 정리 ... 을 사용하여 간소화된 연산식을 얻은 후 새로운 함수식에 대한 논리 회로를 설계한다.기본 공리x+0=xx·1=xx+x'=1x·x'=0x+x=xx·x=xx+1=1x·0=0누 승(x

리포트 | 5페이지 | 1,000원 | 등록일 2001.11.19

다운로드 장바구니
7-Segment 를 이용한 디지털 시계(디지털논리회로프로젝트)

1. Purpose - Training Kit에서 지원하는 1 MHz 수정발진기의 출력 및 7-Segment를 사용한 디지털 시계의 설계. • 설계 사양① Reset 시 00:00:00 가 됨② 1 MHz 수정발진기를 사용할 것③ 초 단위 Display④ 10분..

리포트 | 9페이지 | 1,500원 | 등록일 2009.05.23

다운로드 장바구니
[논리회로]VHDL을 이용하여 구현한 Binary to BCD Converter

Binary 코드를 종종 BCD 코드로 변환해야할 필요가 있을 경우가 있다.예를 들어 Binary값을 7 segment에 출력을 해야할 경우가 그런 예라고 할 수 있다.Binary 코드를 BCD 코드로 변환하는데 있어서 가장 기본적인 아이디어는Binary 4비트에서 1..

리포트 | 6페이지 | 3,000원 | 등록일 2008.05.15 | 수정일 2021.06.28

다운로드 장바구니
[디지털논리회로] TTL

..PAGE:1TTL(Transistor Transistor Logic)60001861 곽대영디지털논리회로..PAGE:2TTL의 추세TTL IC는 DTL에서 발달 ... 는다. Standard 는 소비전력면에서 별로 Speed가 변하지 않는 LS Series로 대체 되었으나, S Series는 고속용으로 사용된다디지털논리회로..PAGE:3TTL의 외형(1)TTL ... 저하로 인하여 24 pin의 7.62 ㎜ Package도 있다. 74800번대는 24 pin Wide type을 Slim-type으로 발생한 것이 많다.디지털논리회로..PAGE

리포트 | 17페이지 | 1,000원 | 등록일 2003.05.24

다운로드 장바구니
[컴퓨터]조합논리회로와 순차논리회로의 차이점과 종류 및 특징

< 조합논리회로와 순차논리회로의 차이점과 종류 및 특징 >1. 조합논리회로논리곱, 논리합, 논리 부정의 세 가지 기본 논리 회로를 조합하여 구성한 논리 회로이며 입력, 논리 ... 게이트, 출력으로 구성되며, 입력된 정보에 대해서 새로운 출력 정보를 제공하는 기능을 갖는 회로이다. 즉, 입력과 출력을 가진 논리 게이트의 집합이고 출력의 값은 입력의 0과 1 ... 하는 조합 회로 - 합 S= x'y + xy', 캐리 C= xy 이다.입력출력XYSC0*************01(a) 진리표(b) 논리 회로(c) 논리식2) 전가산기반가산기는 덧셈을 할

리포트 | 4페이지 | 1,000원 | 등록일 2005.11.09

다운로드 장바구니
논리회로실험- 램(RAM) 예비보고서

RAM)- 셀의 구조를 플립플롭을 이용하여 회로를 구성한 것으로 소자의 집적도는 떨어지는 편이지만 리프레시 동작이 필요하지 않아서 디지털 시스템의 하드웨어 구현이 용이하다. 정적 ... ) 정적 RAM의 내부구조- SRAM 내의 각 메모리 비트(또는 SRAM cell)들은 위의 회로와 같은 동일한 기능의 동작을 한다. 각 셀에서의 기억소자는 D 래치이다. 셀 ... 을 형성하기 위해서 부가적인 제어논리와 함께 SRAM 셀들은 어레이로 결합된다. 간단한 ROM에서와 마찬가지로, 어드레스 디코더가 어느 순간에 접근하고자 하는 SRAM의 특정 행

리포트 | 7페이지 | 1,000원 | 등록일 2008.04.30

다운로드 장바구니
[논리회로] 진법변환

{{{제 목 :집 법 변 환{교 과 명:{논리회로{학 과:{전기전자컴퓨터공학부{학 번:{0231999{이 름:제 출 일:2003.3.31담당교수:{김종훈교수님{{{{{{{c

리포트 | 2페이지 | 1,000원 | 등록일 2003.05.27

다운로드 장바구니
[논리회로] 레지스터와 카운터

적으로 리셋된다- R 입력 : 클럭과 관련된 연산을 수행하는 동안에는 논리-1을 우지해야 한다- 적재제어 입력 : 적재 제어입력과 클럭을 AND게이트로 AND시켜서, 이 AND게이트 ... .1. 개요■ 쉬프트 레지스터2진정보를 한 방향 혹은, 양 방향으로 쉬프트할 수 있는 레지스터◆ 논리적 구조 (a)직렬로 플립-플롭을 연결한 것으로, 한 플립-플롭의 출력을 다음 ... 레지스터에 저장하고서, 한 전가산기 회로를 통해서 한번에 한 쌍씩의 비트를 직렬로 더함- 각 쌍의 두 비트와 이전의 캐리를 하나의 전가산기에 입력하여 합산 후, 그 합을 한 번에 한

리포트 | 10페이지 | 1,000원 | 등록일 2003.05.11

다운로드 장바구니
[논리회로]Latch와 Flip Flop

다. 입력은 출력을 set(1상태)시키는 기능과 reset(0상태)시키는 기능을 갖는 2개의 단자로 구성된다. RS flip-flop은 RS latch 회로로 구성하는데, RS ... 의 진리표그림 8.1은 기본적인 RS latch와 RS Flip Flop의 논리기호를 나타내었고, 표 8.1에 RS latch의 진리표를 나타냈다.3. D Latch와 D Flip ... 상태의 값이 된다는 것이다.그림 8.2는 D Latch와 D Flip Flop의 논리기호를 나타낸 그림이며, 표 8.2는 D latch의 진리표이다.{DClock/enalbeQQ0

리포트 | 9페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
[논리회로실험]실험7예비보고서 복호기와 부호기

에 ‘1’이 입력되면 Excess-3 코드화 시켜 3이 더해진 8인 논리값이 ‘1000’이 출력됨을 확인하였다.2단 2진 카운터의 출력을 다음 코드로 인코딩할 수 있는 회로를 그려라.Normal CountEncoded output0*************0010110001 ... 는 각 비트를 반전하여 보수를 취하면 10진수에서 9의 보수값이 되므로, 자기 보수 코드라고도 불린다. 먼저 Excess-3코드의 결과값을 유추하고 회로를 해석해 보 ... 에서는 하나의 값이 0으로 입력되면 입력 단자의 개수에 상관없이 그 출력값은 1이 나오게 된다. 이를 이용하여 회로를 해석하면 먼저 첫번째 Decimal이 5일 때, 맨 위의 스위치

리포트 | 4페이지 | 1,000원 | 등록일 2010.04.12

다운로드 장바구니
[논리회로]멀티플렉서와 디멀티플렉서

×1 MUX의 진리표{입 력출 력S1S200D001D110D211D3이번에는 멀티플렉서의 동작을 구현하는데 필요한 논리 회로를 알아보자. 출력 데이터는 선택된 입력 데이터와 같 ... 논리 회로와 달리 실험의 논리 회로에 약간의 다른 점이 있었는데, 이것은 enable이라는 wire가 추가적으로 연결되어 있는 것을 볼 수 있었다. 이것은 모든 논리 회로 ... 7. 멀티플렉서와 디멀티플렉서[목적]1. 멀티플렉서와 디멀티플렉서의 기본 원리와 동작을 이해한다.2. 이들 회로를 설계하고 응용방법을 익힌다.[기본이론]1. 멀티플렉서

리포트 | 7페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
[논리회로]인코더와 디코더

. 일반적으로 논리회로는 처음부터 2진부호의 신호를 발생하기 때문에 전용 IC화된 것은 드물다. 그러므로 필요에 따라서 8421코드로 변환시키는 장치를 고려하면 다음과 같다. 인코더 ... 하는 회로에 관한 것을 의미한다. 만약 n개의 비트로 구성된 2진 코드를 입력하면 최대 2nro의 출력을 갖는 조합 논리회로로 AND 게이트가 사용된다. 이 때 n 비트의 정보 중 ... + I7 + I92. 디코더디코더(decoder : 복호기)는 원래 암호를 해독하는 의미를 지니고 있다. 인코더와는 반대로 2진수를 원래의 상태로 변화시켜 주는 회로로 n개의 입력선

리포트 | 6페이지 | 1,500원 | 등록일 2004.08.27

다운로드 장바구니
논리회로 실험 가산기와 감산기 만점 리포트 입니다.

(half adder)는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력( carry out)에 의하여 출력한다. AND, OR, NOT의 세가지 종류의 논리회로만으로 구성 ... 된다. 입력이 3개 존재해서 (입력 A, 입력 B, 자리올림수 입력) 모두 대등하게 동작한다. 하지만 회로상 에서 3개 입력이 대칭되어 있다고 할 수 없다.①회로구성XOR GATE ... 음■ 계산 시간이 빠르나 더하는 비트 수만큼 전가산기가 필요하므로 회로가 복잡하게 구성됨■ 이 단점을 보완하기 위해 look-ahead Carry 가산기가 있

리포트 | 9페이지 | 5,000원 | 등록일 2009.03.26

다운로드 장바구니
논리회로 퀸맥(Qm)방법과 페트릭 방법입니다.

#include#include#include#include#define Max_value_size 256 //변수의 최대 사이즈#define Max_num_size 256 //민텀의 최대 사이즈struct //구조체 선언. 파일로 부터 입력받는 변수 민텀 돈케어 저장{..

리포트 | 2,000원 | 등록일 2008.06.26

다운로드 장바구니
아주대 논리회로실험 예비6-시프트 레지스트와 카운터

에 D 플립플롭으로 구성된 4비트 링 카운터 회로도를 나타내었다. 회로도로부터 알 수 있듯이 링 카운터의 각 D 플립플롭은 자신의 왼쪽에 있는 플립플롭의 출력을 입력으로 받아들이도 ... 값은 Q0으로, Q0 값은 Q3으로 순환된다. 따라서 만일, 회로의 초기 상태 값이 Q3Q2Q1Q0=1000 이었다면 클럭 펄스가 하나씩 인가될 때마다 1000, 0100 ... , 0010, 0001, 1000, 0100, ... 와 같은 순서로 상태 값이 변화될 것이다. 그런데 만일, 회로의 초기 상태 값이 Q3Q2Q1Q0=0000 이거나 Q3Q2Q1Q0

리포트 | 6페이지 | 1,000원 | 등록일 2010.04.04

다운로드 장바구니
vhdl을 이용한 4비트 가감산기 설계(논리회로설계실험)

1. PurposeFull Adder 4개를 직렬로 연결하여 4-bit 감가산기를 설계한다. 설계를 통하여 감가산기 입력에 따른 출력 특성을 이해할 수 있다.2. Problem Statement4비트 감가산기를 설계하기 위해서 먼저 전가산기를 설계할 수 있어야 한다. ..

리포트 | 9페이지 | 2,000원 | 등록일 2009.11.12

다운로드 장바구니
디지털논리회로실험 - 제 3장 Exclusive 게이트

) Gate특정한 논리함수를 수행함에 있어서 종종 둘 또는 그 이상의 입력을 AND 연산한 후출력을 NOR 연산시키는 회로가 필요하다. 여러 입력 중에서 하나를 선택하는 데 자주사용 되 ... 회로를 구성하고, 각각의 입력에 따른 출력 Y의 상태를 [그림 B]에 기록함.[그림 A][그림 B]3. 사용 기자재 및 부품? 논리 실험기? 오실로스코프? 7486 (4조 2입력 ... ) 게이트의 기본 논리동작 및 특성을 실험을 통하여 이해, 응용 능력 배양.※ Exclusive는 베타적인 성향을 띤다.※ Exclusive-OR 응용가장 간단한 방법으로는 데이터

리포트 | 13페이지 | 1,500원 | 등록일 2008.11.27

다운로드 장바구니
비교기 반감산기 전감산기 설계(쿼터스,논리회로)

1. 목표 설정 ▶ 논리게이트를 이용하여 반감산기, 전감산기를 설계하라.2. 목 적 ▶ 논리게이트를 이용하여 반감산기, 전감산기의 진리표로부터, 논리식, 논리회로 ... 도록 간단화 시킨다. ▶ NAND게이트를 선정 사용하여 반감산기의 논리회로를 설계하라. ▶ 피감수를 , 감수를 , 자리내림수를 ,라 하고 이들을 입력으로 하여 감산결과인 차 ... 한 논리식으로 논리회로를 설계한다.성능Y논리게이트로 구성된 회로로, 입력상태에 따라 일정한 출력을 가진다.규격 / 표준N반감산기● 2개의 2진수 입력과 2개의 2진수 출력을 가지

리포트 | 7페이지 | 1,000원 | 등록일 2010.06.22 | 수정일 2015.12.26

다운로드 장바구니
디지털논리회로실험 - 제 2장 UNIVERSAL 게이트

개념실험 목적: 논리 회로에서 가장 많이 사용되는 유니버셜 게이트인 NAND, NOR Gate의기본논리 동작 및 특성을 실험을 통하여 이해.NAND, NOR 게이트만으로 어떠 ... 한 디지털 논리회로도를 나타낼 수 있다.즉, NAND, NOR 게이트로 AND, OR, NOT 게이트를 비롯한 모든 논리 게이트를 표현할 수 있다는 이유로 NAND, NOR 게이트 ... 디지털회로실험예비 보고서(9월 17일)학과학번성명1조컴퓨터공학과20040244김선습안현태안정민김성훈제 2장 UNIVERSAL 게이트 (NAND, NOR)1. 실험 목적 및 기본

리포트 | 13페이지 | 1,500원 | 등록일 2008.11.27

다운로드 장바구니
[논리회로] 입출력 장치

9. 입?출력 장치입출력 장치는 주변장치(I/O peripherals)라고도 부르며 키보드, 마우스, 모뎀등의 직렬포트와 하드디스크, CD-ROM, 프린터 등의 병렬포트와 CRT등을 포함하고 있다.시스템 버스를 통하여 중앙 처리 장치 혹은 주 기억 장치와 정보를 교환하..

리포트 | 12페이지 | 1,000원 | 등록일 2004.04.28

다운로드 장바구니

이전10개 69 70 71 72 737475 76 77 78 다음10개

파워링크

신청하기