"Verilog-a"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리 전전설3 FPGA 시립대 논리회로 디지털논리설계 7segment verilog 시계 verilog 엘리베이터 논리설계및실험

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-a" 검색결과 41-60 / 430건

Vivado를 이용한 Moore, Mealy FSM 설계 예비레포트

한다. C언어의 #define과 비슷한 표현이다.[4]parameter A = 100;//A를 100의 값을 가진 상수로 정의case:Verilog의 case는 C언어의 switch ... Vivado를 이용한 Moore/Mealy FSM 설계예비레포트1. 실험 제목1) Vivado를 이용한 Moore/Mealy FSM 설계2. 관련 이론- Finite-state ... machine과 Mealy machine또한 FSM의 일종이다.- Moore machineMoore machine은 아래 그림과 같이 출력의 현재의 상태에만 결정되는 상태 기계이다. 원

리포트 | 5페이지 | 1,000원 | 등록일 2022.11.06

다운로드 장바구니
Vivado를 이용한 half adder, full adder, 4 bit adder의 구현 예비레포트

ontributors. ScienceDirect ® is a registered trademark of Elsevier B.V. “Half Adder”[2] © 2015 - 2022 ChipVerify “Verilog initial block” ... 모두 대등하게 동작한다.- Verilog 문법initial, always block 은 모두 행동 모델링을 구성하기 위한 가장 중요한 구조이다.각각의 block 은 시작 시간 0 ... adder, 4 bit adder의 구현2. 관련 이론- half adder반가산기는 이진수의 한 자릿수를 연산하고, 자리올림수는 자리올림수 출력에 따라 출력한다. AND, OR

리포트 | 6페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
시립대 전자전기컴퓨터 마이크로프로세서 Verilog를 통한 41 mux, ripple carry adder 구현

mux구현코드wave 결과- 4:1 mux의 truth table은 sel1, sel2에 00 넣어줬을 때 out이 a값, sel1,sel2에 01을 넣어줬을 때 out이 b값, s ... 마이크로프로세서 과제Verilog를 통한 4:1 mux, ripple carry adder 구현Major전자전기컴퓨터공학부Subject마이크로프로세서ProfessorStudent ... 값이 출력됨을 알 수 있다.2. Full adder를 이용한 리플캐리애더구현 코드b.- 하프애더의 로직을 사용하지 않고 오직 풀애더의 로직만을 사용해서 논리회로를 구현해야했

리포트 | 5페이지 | 1,000원 | 등록일 2021.04.12 | 수정일 2021.04.16

다운로드 장바구니
[서울시립대] A+ 전자전기컴퓨터설계2(mealy,moore,코드포함) 7주차예비레포트

수정이 제대로 반영이 안돼서 오류가 났었다.=> simulation=> 실습을 위한 PIN번호 설정reset이 57번 핀에 배치되어있다.● Design a 8-bit up/down ... machine의 예시)Mealy Machine현재 상태와 입력 조건에 의해서 State도 변경되고, 출력 데이터도 생성됨.응용 과제(총3문항)● 4-bit up counter를 설계하시오 ... 부터 Count 시작=> module=> verilog text(처음에 오류가 있는 MODULE에서 베릴로그 텍스트를 추가하고 나서 그후에 MODULE을 수정하닌깐 베릴로그 텍스쳐에선 그

리포트 | 14페이지 | 1,000원 | 등록일 2021.12.30

다운로드 장바구니
[검증된 코드 & 복사가능, 학점A+] 전전설2 4.Combinational-1 - 예비+결과+성적인증 (서울시립대)

실험 목적1.Design a combinational logic circuit in Verilog HDL with behavioral modeling including ... instantiation4.Gain multi-bit adder and comparator design capabilities배경 이론 및 사전 조사 실험 전에 조사한 답과 다른 것

리포트 | 12페이지 | 3,500원 | 등록일 2021.07.10 | 수정일 2021.07.12

다운로드 장바구니
vhid 전가산기 이용 설계 보고서

, Cout = 1A, B, Cin 모두 1이면 S = 1, Cout = 1전가산기 설계 과정을 통해 조합논리회로를 Verilog로 설계하는 방법에 대해 공부한다. 또한 이 실습을 통 ... Adder을 verilog의 simulation 결과를 통해 얻은 RTL 모델전가산기 코딩으로 인한 시뮬레이션 결과4-bit-fullAdder 코드에는 X, Y, Z에 입력 값이 변하 ... , 각종 디지털 시스템 실습 과정을 보면서 설명이 잘 되 있다고 생각했다. DIGCOM-A1-2에 대한 공부가 아직 더욱 더 많이 필요하다는 걸 느끼고 깜짝 놀란게 교수님

리포트 | 6페이지 | 1,500원 | 등록일 2020.12.11

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(결과) / 2021년도(대면) / A+

Post-reportSchematic Design with Logic Gates실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어 ... 으며 EPROM 방식(ALTERA가 그 예)도 사용한다.- VHDL 또는 Verilog HDL 언어를 사용하여 디자인한다.- 본 실험에서 사용하는 Xilinx 사의 FPGA인 Spartan-3 ... (위에서부터 차례로 입력 AB의 값이 00, 01, 10, 11)- 실험 결과: 입력은 A(Button SW1), B(Button SW2) / 출력은 X(LED1)ABX

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.15

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 4주차

분석 및 고찰결론참고 문헌1. 실험 목적- Xilinx ISE 프로그램에서 Verilog를 이용하여 연산회로를 설계하고 프로그래밍 해본다.2. 배경 이론- 연산회로(1) 덧셈 ... 의 input이 A와 B일 때, A-B는 A+(-B)와 같다. 즉, XOR게이트를 아래 그림과 같이 이용하여 가산기에서 사용한 자리올림의 입력비트 Cin을 1로 넣어주면 B의 값 ... 은 B’이 되어 결국 A-B를 수행하게 된다.3. 실험 장비 및 부품(Materials of the Experiment)1) 장비노트북Xilinx ISE 프로그램HBE-Combo Ⅱ

리포트 | 14페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
기초전자회로실험 - Sequential logic design using Verilog(순서논리) 예비레포트

(=E)가 1이 되므로 A2의 Q가 D로 복사(수정)된다. 래치 사이에서 데이터가 점차 바뀌지만, 플립플롭의 관점에서 볼 때, rising edge(0->1)에서만 순간적으로 플립 ... 플롭의 데이터 수정이 이루어짐을 확인할 수 있다. falling edge(1->0)에서만 데이터 수정이 이루어지려면, Clock에 인버터를 달아주거나 A1 앞의 인버터를 A2 앞쪽 ... 8주차 예비레포트학번 :이름 :분반 :1. 실험 제목 : Sequential logic design using Verilog2. 실험 목적 :1) 래치나 플립플롭의 단순한 기능

리포트 | 7페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(예비) / 2021년도(대면) / A+

Pre-reportSequential Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... 플롭 회로a. 래치(Latch)- 2개의 NOR 게이트로 구성된 래치의 동작SETRESETOUTPUT00변화 없음10Q = 101Q = 011Invalid (Q = / Q = 0)b ... )d. D 플립플롭- 오직 하나의 데이터 입력을 갖음.- 클럭이 발생하였을 때, 입력 D의 상태를 Q에 전달함.DCLKQ0011(2) 데이터의 저장과 전송a. 플립플롭- 플립플롭

리포트 | 16페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
Vivado를 이용한 BCD to 7segment decoder의 구현 예비레포트

주제- 7segment와 ALU의 Symbol 및 동작원리를 이해한다.- 7segment를 동작 시키기 위한 BCD-to7segment의 동작원리를 이해하고 Verilog를 통하 ... 여 구현하는 방법을 익힌다.- Verilog로 구현한 Adder를 FPGA보드의 7segment를 통하여 구현하는 방법을 익힌다.3 관련 이론1. ALU (Arithmetic ... 는다. 따라서 그 사이에 통역을 위한 코드가 필요한데, 이를 바로 이진화 십진코드(BCD, Binary-coded decimal)라고 부른다. 이진수 네 자리를 묶어 십진수 한

리포트 | 4페이지 | 1,000원 | 등록일 2022.08.26 | 수정일 2022.08.29

다운로드 장바구니
충북대 디지털시스템설계 결과보고서5

디지털시스템설계 실습 결과보고서학번이름1. 실험 제목LED Controller DesignFPGA 7-Segment 구동 Design2. 실험목표(1) LED Controller ... 를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.(2) FND Timer를 verilog로 설계하고 FPGA 보드로 결과를 확인한다.3. 실험 내용(1) LED ... 에 입력시켜 clock_24MHz로 변환시고 서브 모듈인 7-segment 구현 모듈을 불러온다.7-segment 구현 모듈7-Segment 모듈을 선언하고 각 입출력 pin을 할당

리포트 | 8페이지 | 1,500원 | 등록일 2022.02.12 | 수정일 2022.02.14

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 8주차 예비+결과(코드포함) Application_Design_I 7-segment and Piezo_Control

를 설계해보고, 이러한 이해를 바탕으로 3개의 7-segment로 구성된 동적 7-segment를 설계한다. 그리고 마지막으로 PIEZO buzzer를 설계함으로써 verilog 코드 ... 를 통한 응용을 학습한다.II.7-Segment, Piezo buzzer, dynamic 7-segment 설계A.Codea)Piezo buzzer- Piezo를 설계한 code ... I.INTRODUCTION본 실험은 7-segment와 dynamic 7-segment, 그리고 PIEZO buzzer를 설계한다. 7-segment에 사용되는 decoder

리포트 | 3페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.06.18

다운로드 장바구니
판매자 표지

1비트 가산기를 이용한 8비트 병렬 가감산기

*************11010s=a^b^cin (1이 홀수개인 경우이다)coutabcin000111100001010111cout=(a&b)|(b&cin)|(a&cin)3) Verilog ... [5]b[5]xorfulladderU5a[6]b[6]xorfulladderU6- 1비트 가산기 8개를 병렬로 연결하여 8비트를 구성하였다.- 2의 보수 계산을 위해 b값은 mode ... , 음수+음수=양수, 음수-양수=양수 등 4가지 경우에서 절대 나올 수 없는 값이 나오는 경우 오버플로우가 발생한다.ovfmode s[7]a[7]b[7]00011110ovf=(!a

리포트 | 4페이지 | 1,000원 | 등록일 2024.07.14

다운로드 장바구니
4비트 CLA 가산기 verilog 설계

들을 이용해 구조적으로 모델링하는 설계 방법을 익힌다.실습 내용실습결과Verilog, VHLD설계1. Carry look ahead 가산기를 verilog로 설계한 코드CLA_4bit ... .vtb_CLA_4bit.vmodule CLA_4bit(input [3:0] A,B ,input Cin,output [3:0] S,output Cout);wire [3:0] G,P ... ,C;PG pg(A, B, P,G);Carry c(G,P,Cin,C,Cout);Sum s(P,C,S);endmodulemodule PG(input [3:0] A,B ,output[3

리포트 | 2페이지 | 2,000원 | 등록일 2020.12.19

다운로드 장바구니
논리회로설계실험 3주차 Adder 설계

으로 구성된다. 입력은 더할 두 개의 비트(A와 B)와 이전 단계에서의 자리올림(Carry- in)이다. 출력은 합(Sum)과 현재 단계에서의 자리 올림(Carry-out)으로 구성 ... ⊕Cin) 으로 바꿀 수 있다.다음으로 Cout을 정리해보자. Cout은 간단히 Cout = A(B+Cin) + BCin 으로 바꿀 수 있다.4-bit full adder는 1 ... 하다. input으로 A[3:0]와 B[3:0]을 한 개의 bit씩 1-bit full adder에 입력하고, 이전 1-bit full adder의 Cout은 그 다음 1-bit

리포트 | 8페이지 | 3,000원 | 등록일 2023.09.11

다운로드 장바구니
시립대 전전설2 Velilog 예비리포트 8주차

를 설계해보고 이 둘을 동시에 작동하게 하는 설계를 하는 것을 목적으로 한다. 두 가지 과제를 설계해봄으로써 7-Segment와 Piezo의 사용법과 더 자세한 verilog c ... Verilog HDL 실습 8주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date ... 목록실험 목적배경 이론실험 전 과제7segmentDynamic 7 SegmentPIEZO 3옥타브 ‘도’음 내기PIEZO PIANO74LS193A countersCount With

리포트 | 13페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
기초전자회로실험 - FPGA Implementation of Shift Register (쉬프트레지스터) 예비레포트

) : 데이터들을 한 번에 받고 한 번에 빼내는 방식(f), (g) : 끝부분과 시작부분을 연결해서 데이터를 순환시키는 방식- 쓰임새(a)의 경우는 각 1비트의 이동으로 정수형 데이터 ... 을 넘어서 그보다 더 복잡한 기능이나 패턴을 가진 회로의 기능을 verilog로 구현하자.2) 만약에 FPGA보드를 사용한다면, verilog로 구현한 가상회로를 주입하여 FPGA ... 됨에 따라서 점점 모호해지고 있다. 현재는 회사 고유의 포맷을 이용하기보다는 VHDL과 Verilog로 대표되는 표준 HDL을 널리 사용되고 있다.[2]2.verilig의 요소의미모듈

리포트 | 12페이지 | 2,000원 | 등록일 2021.02.27

다운로드 장바구니
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 4주차 예비+결과(코드포함) Combinational_Logic_Design_1 Arithmetic_Logic and Comparator

가. 실험목표-HDL 문법을 활용하여 Verilog 설계 및 시뮬레이션을 할 수 있다.-감산기와 비교기의 구조 및 동작을 이해 및 확인한다.나. 실험결과1.Full ... 다.2.4-bits Subtractor아래 그림은 예비보고서에서 설계했던 4비트 전감산기의 시뮬레이션 결과이다. 입력이 각각 4비트 이기 때문에 모든 경우의 수를 확인할 수 없 ... 어서, 몇 가지 예시를 선별하여 입력으로 넣어주었다. 이 중 몇 가지를 직접 결론에서 검증할 예정이다.3.1-bit Comparator아래 그림은 예비보고서에서 설계했던 1비트 비교기

리포트 | 7페이지 | 2,000원 | 등록일 2021.03.26 | 수정일 2021.12.14

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab06(결과) / 2021년도(대면) / A+

Post-reportSequential Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용하여 Sequential ... ) 플립플롭 회로a. 래치(Latch)- 2개의 NOR 게이트로 구성된 래치의 동작SETRESETOUTPUT00변화 없음10Q = 101Q = 011Invalid (Q = / Q ... 의 반전)d. D 플립플롭- 오직 하나의 데이터 입력을 갖음.- 클럭이 발생하였을 때, 입력 D의 상태를 Q에 전달함.DCLKQ0011(2) 데이터의 저장과 전송a. 플립플롭- 플립

리포트 | 18페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니

이전10개 1 234 5 6 7 8 9 10 다음10개

파워링크

신청하기