"Verilog-a"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리 전전설3 FPGA 시립대 논리회로 디지털논리설계 7segment verilog 시계 verilog 엘리베이터 논리설계및실험

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-a" 검색결과 181-200 / 430건

서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Pre

[실험 1] Static 7-Segment ControllerAdd SourceSource Code4비트의 Input BCD가 나타낼 수 있는 0000~1001의 경우에 따라, a ... Simulation Result를 확인하면, 4비트 BCD의 값에 따라 할당된 7비트의 a~g의 값이 output으로 나오는 것을 확인할 수 있다.[실험 2] Dynamic 7-Segment ... 을 확인할 수 있다.Reference교안 – Verilog HDL 실습 Lab#08 Application Design @ 7-segment and Piezo Control, 서울

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
시립대 전전설2 [4주차 예비] 레포트

전자전기컴퓨터설계실험 ⅡPre-report4주차: Combinational Logic을 설계 및 실험1. Introduction (실험에 대한 소개)가. Purpose of ... 다.회로도는 입력 3개( A, B, C in ), 출력 2개( S, C out) 으로 이루어진다.2. Materials & Methods (실험 장비 및 재료와 실험 방법)가. 실험 ... 을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서1) 반가산기 시뮬레이션a) 구하고자 하는 데이터module HB_HA( A, B, S, C);input A, B

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
반도체별 동향

Verilog(IEEE1800)- 하드웨어 기술(Description)과 검증을 위한 verilog 확장 언어로 2002년 Accellera 에 의해 제안- 2005 년 IEEE1800 ... 으로 승인. 2009 년 IEEE1364(Verilog)와 통합Accellera반도체설계VHDL(IEEE1076)- 하드웨어 기술언어인 VHDL 에 관한 표준 정의VIVerilog ... (IEEE1364)- 하드웨어 기술언어인 Verilog 에 관한 표준 정의OVISTIL(IEEE1450)- Standard Test Interface Language- 시뮬레이션, AT다.

리포트 | 20페이지 | 3,000원 | 등록일 2018.05.30

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습4 [결과레포트]

를 Verilog code로 설계하여 HBE_COMBO기기로 동작을 확인입력 A : BUS 스위치 1~8출력 Q : LED 1~8나. Materials(Equipments, Devices ... bit_ BCD to Exess3 code를 구동한 결과는 아래와 같다.A = 8’b 00010100 -> Q = 8’b01000111그림 SEQ 그림 \* ARABIC 13 A ... = 8’b 00010100 -> Q = 8’b01000111A = 8’b 00010110 -> Q = 8’b01001001그림 SEQ 그림 \* ARABIC 14 A = 8’b

리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
FPGA설계 - DE2보드 사용 버스 하차 시스템

분야 7. 검토 및 고찰 8 . 참고문헌1 . 작품 목적 ( 설명 ) 버스 하차 시스템 - 버스의 하차 시스템을 Verilog 로 만들어 DE2 보드에 구현 . - 논리 게이트 및 ... . 참고 문헌 (Verilog 를 이용한 ) 디지털 시스템 설계 - 강진구 , 조경순 , 김종태 , 양준성 ( 기초부터 응용까지 ) Verilog HDL - 차영배 구글 자료 검색 -Verilog servo motor 등등감사합니다 .{nameOfApplication=Show} ... 스위치를 이용하여 문을 닫으며 모든 값을 초기화 한다 .2-1 세부회로도 (RTL viewer)3 . 소스 코드 module Bus_Bell ( PWM_out , out, out1

리포트 | 13페이지 | 2,000원 | 등록일 2016.12.24 | 수정일 2018.02.09

다운로드 장바구니
연세대학교 전기전자공학부 20-1학기 기초디지털실험 추가 실험 보고서

Result ReportPYNQ Intro1. A1Experiment A0 is the experiment which tries to show how FPGA actually ... works. First, we have to make a simple code which controls LED with button and switch on the board ... ) )// btn[3] is pressedled[3]=1;endif (sw==2'b10) //The LED[n-1] is turned on when btn[n] is pressed

리포트 | 24페이지 | 3,000원 | 등록일 2020.08.18

다운로드 장바구니
Verilog HDL 문법 자료 (A+받은 자료 입니다)

적인 엔지니어에게는 top-down방식의 설계가 어려울 수 있다. 2)하드웨어 엔지니어는 소프트웨어적 설계 방식에 익숙지 못하다.Verilog에 의한 설계 단계Verilog에 의한 ... : 2입력 AND게이트의 입출력 선언ABYinput A,B; output Y;Verilog에 의한 설계 단계 예1 단계3: 2입력 AND게이트의 논리회로 표현ABYand sample ... (Y,A,B);Verilog 표현 예 1)Behavioral level description(동작적 레벨 표현) 2)Dataflow level description(자료흐름 레벨

리포트 | 34페이지 | 3,000원 | 등록일 2015.06.22 | 수정일 2015.06.23

다운로드 장바구니
A+ 디지털 시스템 실험 7-segment <5주차 결과보고서>

Decoder를 이용한 Binary-to-BCD Convertor[그림 2] 4bit Binary-to-BCD Convertor 시뮬레이션 결과 (입력 : A | 출력 : P)2 ... . BCD-to-7 segment 구현[표 2] BCD-to-7 segment 진리표[그림 3] BCD-to-7 segment 시뮬레이션 결과 (입력 : A | 출력 : P,P10 ... 를 나타낸다. 이를 바탕으로 작성한 Verilog 코드는 다음과 같다.module Line_Decoder (input [3:0] A,output [3:0] S);assign S[3

리포트 | 15페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차결과

=1a=1 b=1 cin=1 sum=1 cout=1a=1 b=1 cin=1 sum=1 cout=12. . 1-bit Full Adder(Behavioral Modeling)코딩 ... PostReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번 : 2012440이 름 ... :Ⅰ. 서론 (Introduction)1. 실험의 목적(Purpose of this Lab)Xilinx 프로그램으로 HDL 중 하나인 verilog를 사용하여 전가산기를 구현하고 이

리포트 | 19페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제08주-Lab07-Pre

Counter, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소.State Machine, Wikipedia. ... Pre-lab Report전자전기컴퓨터설계실험Ⅱ8주차. Sequential Logic Design, FSM and Clocked Counter실험 날짜2016. 10.31학번이름 ... state.Moore MachineOne kind of state machine.A Moore Machine has 3 states and 3 outputs.Input data

리포트 | 7페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
최신 Google 1차 합격 cover letter 구글 자소서 커버레터

uccess in this position include:- Managed and led a team of 5 in IT electronics products at Hyundai ... Motors.- Worked as a member of IT promotional team at LG Display.- Designed IT communication module and ... tudemyself.- Created automatic system using C/C++, Verilog(VHDL) and DSP.With an Internship at Hyundai

자기소개서 | 3페이지 | 3,000원 | 등록일 2017.09.09

다운로드 장바구니
판매자 표지

최신 ASML 합격 자소서+전화영어인터뷰+자세한 면접후기

partGraduation design course: a Digital scanner using embedded systemC, Verilog HDL, MATLABUsing FPGA DE2 ... instance, the analysis of multiple algorithms led to a choice of the best-performing image-processing ... 끝나고 본격적으로 A부터 질문 시작(한 사람 당 이력서, 자기소개서 기반 10~15분간 물어봄 A끝나면 그 다음 B 그 다음 C)한양대 신소재공학 석사 질문(기억나는 것)- 질문

자기소개서 | 12페이지 | 3,000원 | 등록일 2016.11.20 | 수정일 2018.02.21

다운로드 장바구니
A+ 디지털 시스템 실험 Latch & Flip-Flop <6주차 결과보고서>

일 때 동작하게 하였다. Verilog 코드는 다음과 같다.module SR_Latch(input S,R,CLR, output Q,Q_n);wire q,q_n;nand A1(q,S ... ,q_n);nand A2(q_n,R,q);and A3(Q,q,CLR);and A4(Q_n,q_n,CLR);endmoduleSR-Latch 구현 코드`timescale 1ns/100 ... 하는 모습을 보여주고 있다. 이를 바탕으로 구현한 Verilog 코드는 다음과 같다.module SR_Latch(input S,R, output Q,Q_n);nand A (Q,S,Q

리포트 | 11페이지 | 1,500원 | 등록일 2017.07.05

다운로드 장바구니
전지전자기초실험 디지털 시계 설계 실습 설계프로젝트 레포트

전기전자 기초실험 결과보고서제12장 설계 프로젝트 I- 디지털 시계 설계 실습 -학과학년학번분반실험조성명전기전자공학2# 기본 개념아무 입력도 들어오지 않으면 일반 시계 모드에 있 ... 으며, 시간의 흐름(clk의 증가)에 따라 시계가 표시된다. reset 버튼을 누르면 A12:00:00으로 초기화 되고, 시간, 분 조절 버튼을 누를 때마다 각각 1씩 증가 ... 한다. 초 조절 버튼은 초를 00으로 초기화한다.# verilog code실제로 디지털 시계를 구현할 때에는 조금 더 많은 측면을 고려해야 한다.clk가 1,000,000번 진동할 때

리포트 | 6페이지 | 1,500원 | 등록일 2017.12.01

다운로드 장바구니
시립대 전전설2 [2주차 결과] 레포트

전자전기컴퓨터설계실험 ⅡPost-reportHDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개)가. Purpose ... 과 같이 A, B를 각각 입력 단자로 하는 논리합은 S, 자리올림은 C로 나온다. 그러나 이 AND, OR, NOT 등을 사용한 간단한 회로에서는 더욱 하위에서의 자리올림을 처리 ... Wizard에서 family: spatan3, Device : XC3S200, pakage PQ208, Speed -4, synthesis Tool XST, Simulator

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
판매자 표지

전자전기컴퓨터설계실험2(전전설2)3주차예비

cout=12. . 1-bit Full Adder(Behavioral Modeling)코딩(text)// full_adder_bmodule full_adder_b(a, b, cin ... b=1 cin=0 sum=0 cout=1a=0 b=1 cin=1 sum=0 cout=1a=1 b=1 cin=1 sum=1 cout=13. 4-bits Full Adder ... PreliminaryReport주 제: Lab#03 Verilog HDL지도교수 : 신 창 환 교수님실험조교 : 이 영 택실 험 일 : 2015년 10월 6일학 번

리포트 | 18페이지 | 1,500원 | 등록일 2016.01.14 | 수정일 2017.02.10

다운로드 장바구니
서울시립대학교-전자전기컴퓨터설계실험2-제09주-Lab08-Post

Design @ 7-segment and Piezo Control, 서울시립대학교.Datasheet - HBE-Combo II-SE VHDL과 Verilog HDL을 이용한 디지털 논리 회로 설계-XILINX-090508, 한백전자 기술연구소. ... Post-lab Report전자전기컴퓨터설계실험Ⅱ9주차. Application Design 7-segment and Piezo Control실험 날짜2016. 11.07학번이름 ... 은 ‘도’까지 Segment A ~ G의 조합을 함께 출력한다. Internal clock은 1MHz를 사용한다.Resultspressed button switch 1 ~ 4

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
서울시립대 전자전기컴퓨터설계실험2 제05주 Lab04 Pre

.실험에 필요한 배경 지식1-bit Full SubtractorSubtractor는 Input A and B를 빼주는 논리 회로이다. Subtractor는 Input A - Input ... A + B + C_in의 하위 비트가 S가 되고, 상위 비트가 C_out이 되는 것을 확인할 수 있다. 따라서 1-bit Full Adder가 잘 작동함을 확인할 수 있다.[실험 ... 3] 4-bit Full Adder 설계Add SourceSource Code모듈을 지정해주고, 총 4개의 A, B Input과 Sum을 묶어 4-bit Variable로 지정

리포트 | 8페이지 | 1,500원 | 등록일 2017.09.04

다운로드 장바구니
HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴

-Syntax Coloring-When editing a text file, an asterisk appears next to the filename*After saving the ... file, the asterisk disappearsEnter text description - VHDL (.vhd), Verilog (.v)Verilog & VHDLVHDL ... Pre-Lab Report- Title: Lab#02_HBE-ComboⅡ-SE 보드, Xilinx 스파르탄3 FPGA 칩, ISE 디지털 디자인 툴-담당 교수담당 조교실 험 일학

리포트 | 13페이지 | 1,000원 | 등록일 2016.04.06

다운로드 장바구니
디지털논리회로실험(Verilog HDL) - 8-bit Signed Adder/Substractor, Multiplier

thaE2-115 board and test it by using different switch settings.(3) Code변수를 선언하고 A,B, 그리고 cin을 sw[16 ... ]으로 하여 8bit adder를 만든다. 결과값은 wireS에 저장한다. hexA,hexB는 A의 실제값이 아닌 7-segment에 띄울 값을 저장한다.key1이 눌리면 sw[15:8 ... ) SimulationA에 3을 인가하고 B에 ?4를 인가한 뒤 더한 값을 띄운다. 즉, 3 + (-4) = -1A에 4값을 인가하고 B에 3값을 인가한 뒤 뺄셈연산을 한다. 즉, 4 ? 3 = 1

리포트 | 19페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니

이전10개 5 6 7 8 91011 12 13 14 다음10개

파워링크

신청하기