"Verilog-a"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리 전전설2 FPGA 시립대 논리회로 디지털논리설계 7segment verilog 시계 verilog 엘리베이터 논리설계및실험

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-a" 검색결과 141-160 / 430건

디지털논리회로실험(Verilog HDL) -BCD counter, HEELO shifter

위해 26bit가 필요함- 50,000[Hz]*1,000[ms] = 50,000,000◉Behavioral Verilog ⓵ Initial-Behavior block ... -Behavioral block operates CONTINUOUSLY-Can use a trigger list to control operation⓷Trigger list ... through 9 on the 7-segment display HEX0. Each digit should be displayed for about one second. Use a counter to determine the one second intervals.

리포트 | 6페이지 | 1,000원 | 등록일 2019.08.29

다운로드 장바구니
서울시립대학교 전전설2 7주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)

Pre-Lab Report- Title: Lab#07 Sequential Logic 2(Finite State Machine)담당 교수담당 조교실 험 일학 번이 름목 차1 ... ) ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 231. Introduction (실험에 대한 소개)가. Purpose of this Lab이번 실험에서 Verilog HDL언어를 사용하여 Sequential Logic ... & Methods (실험 장비 및 재료와 실험 방법)가. 수행 과제(1) Lab 0- Moore/Mealy 머신을 디자인할 때 입력을 Button SW를 사용하기 위하여 비동기

리포트 | 23페이지 | 2,000원 | 등록일 2020.07.22 | 수정일 2020.09.15

다운로드 장바구니
시립대 전전설2 [2주차 예비] 레포트

, Speed -4, synthesis Tool XST, Simulator lSim, Preterred Language Verilog를 설정해준다.2)symbols에서 and2를 sc ... 전자전기컴퓨터설계실험 ⅡPre-report2주차: HDL을 사용한 디지털회로 설계 툴 (Xilinx ISE) 사용법1. Introduction (실험에 대한 소개 ... )가. Purpose of this Lab이번 실험에서는 Verilog HDL 언어를 사용하여 논리회로를 설계하는 방법을 배운다. 비트 단위 연산자를 이용하는 실험과 Gate Primitive

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
디지털 논리회로 Verilog 과제

HW1-Design1-(1) 1BIT FULL ADDER4. 고찰입력3개 출력이 2개인 1bit 전가산기를 코딩해보았다. 입력은 a, b, Cin이고 출력은 sum, Cout이 ... 으로 나타내면 Sum = abCin , Cout= Cin(a+b)+ab이다. 출력값을 표로 나타내면 다음과 같고 진리표와 동일하게 출력되었다.HW1-Design1-(2) 4BIT ... 다. 게이트를 연결해주는 wire는 s1, c1, c2가 필요했다. verilog에서 지원하는 gateprimitive를 이용하여 게이트의 입,출력을 gate(출력,입력1,입력2

리포트 | 11페이지 | 3,000원 | 등록일 2019.06.26

다운로드 장바구니
시립대 전전설2 [5주차 예비] 레포트

IMPACT 실행 -> 동작 확인2) InLab2 (디코더)a) 구하고자 하는 데이터If와 else if문을 사용한 Codeb) 실험 순서프로젝트 생성 -> Source 작성 ... 에 맞도록 파일 수정 -> Simulation -> Generate Programming File 실행 IMPACT 실행 -> 동작 확인3) InLab3 (MUX)a) 구하고자 하 ... File 실행 IMPACT 실행 -> 동작 확인4) InLab4 (DEMUX)a) 구하고자 하는 데이터b) 실험 순서프로젝트 생성 -> Source 작성 -> Synthesize

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
[기초전자회로실험1] "Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증" 예비보고서

1Preliminary report Electronic Engineering기초전자회로실험1Verilog HDL을 이용한 Seven-segment display의 설계 및 ... . 실험제목Verilog HDL을 이용한 Seven-segment display의 설계 및 FPGA를 통한 검증2. 실험목적① BCD code, Seven-segment ... 후 “Create New Project” 클릭하고 Nexys4 FPGA Board를 선택한 후 실행한다② Make a Module 단계 ? Add Sources에 들어가 Seven-segment display 모듈을 생성한다

리포트 | 6페이지 | 1,000원 | 등록일 2019.03.23 | 수정일 2019.04.01

다운로드 장바구니
Verilog를 사용한 설계과제(4bit CLA 모듈, State table)

HW 1설계 코드와 주석테스트벤치 코드테스트벤치에서 초기값을 0으로 선언한 후, #100을 통해 a, b, ci에 100ns 뒤에 각각 4bit씩 입력하였다.시뮬레이션 결과고찰 ... CLA란 아래 비트부터 carry를 전달하는 Ripple-carry adder 대신에, 한번에 각 비트에서 carry의 발생여부를 판단해 덧셈 시간을 획기적으로 단축하는 방법이 ... 이므로 F/F에 들어갈 clk를 #5 clk =~clk; 명령어를 통해 5ns마다 반전시켰다. 이렇게 주어진 Mealy machine을 Verilog언어로 설계하였다.HW 3설계

리포트 | 14페이지 | 1,000원 | 등록일 2020.04.03

다운로드 장바구니
[기초전자회로실험2] Verilog 언어를 이용한 Sequential Logic 설계 예비레포트

으로 작성되었으며,보고서 평가 A+기초전자회로실험 과목 A+받은 자료입니다.본 문서는 나눔글꼴 기준으로 되어있습니다. (네이버 나눔글꼴)1. 실험제목Verilog 언어를 이용 ... 1Preliminary report Electronic Engineering기초전자회로실험Verilog 언어를 이용한 Sequential Logic 설계자료는 실제 실험을 바탕 ... Gate Array(FPGA) board의 용도 및 기능을 파악하고 설계한 Digital IC를 검증하는 방법을 익힌다.FPGA (Field-Programmable Fate

리포트 | 7페이지 | 1,000원 | 등록일 2019.03.27 | 수정일 2019.04.01

다운로드 장바구니
연세대 전기전자 기초실험 chapter. 7 (2017년판) 예렙+결렙

appropriate inputs and outputs of each gates. Second, we implemented 4-bits adder through Verilog circuit ... implemented 6 basic gates (AND, OR, NOT, NAND, NOR, XOR) through logic gate circuit design. It was a way ... to design a desired logic circuit by drawing a digital circuit diagram and connecting the

리포트 | 5페이지 | 1,500원 | 등록일 2018.07.17

다운로드 장바구니
전자전기컴퓨터설계실험2(전전설2) (6) Flip-Flop and Register, SIPO

Flip-Flop and Register, SIPOpost-lab reportFlip-Flop and Register, SIPOpost-lab report과목명전자전기컴퓨터설계 ... .2. Sequential Logic (03)2.3. Flip-Flop (03)2.4. Data Transfer (05)2.5. Serial Input Parallel Output ... (SIPO) (05)2.6. Linear Feedback Shift Register (06)Ⅱ. 본론 (06)1. 실험 장비 (06)2. 실험 방법 (07)2.1. 4-bit

리포트 | 44페이지 | 2,000원 | 등록일 2019.10.12 | 수정일 2021.04.29

다운로드 장바구니
9주차 예비보고서 - 디지털 시스템 설계 및 실험

, 그리고 2-to-1 MUX로 구성된다.- 연산 수행 제어를 위해서 {Cin, S2, S1, S0}의 제어 정보가 입력된다.A-1 Arithmetic Circuit ... - Arithmetic Circuit은 다음과 같은 진리표를 따르는 회로이다. {Cin, S1, S0, A, B}의 입력을 통해 8가지의 산술 연산을 수행한다.- Arithmetic Circuit ... 은 다음과 같은 회로 구성을 통해 구현할 수 있다.A-2 Logic Circuit- Logic Circuit은 입력 A,B에 대해 {S1,S0}의 Selection Bit에 따라

리포트 | 6페이지 | 1,000원 | 등록일 2020.07.29

다운로드 장바구니
전자전기컴퓨터설계2_HBE-COMBO ll VerilogHDL 실습7[예비레포트]

개이다제어되는 7-Segment의 숫자가 늘어날수록 사용하는 I/O 수도 많이 늘어나기 때문에, 사용하는 7-Segment의 a, b, c, d, e, f, g의 데이터 라인 ... [09주차] PreLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.11.07(Monday)학번2013440043이름문범우목차1 ... . Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-6가. Purpose of this Lab‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential

리포트 | 14페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습7 [결과레포트]

늘어나기 때문에, 사용하는 7-Segment의 a, b, c, d, e, f, g의 데이터 라인을 공용으로 연결하고, Common 단자를 Scanning 하는 방법으로 사용하는 I/O ... 를 응용하여 Verilog code를 설계하였다.특정 Button을 눌렀을 때 해당하는 숫자가 7-Segment에 표시되며 해당하는 음이 소리나도록 한다.Procedure of ... the Lab 1. : Piano 설계PreLab에서 설계한 PIEZO와 7-Segment를 응용하여 설계한 Piano의 Verilog code는 아래 그림9~13과 같다.그림 SEQ

리포트 | 20페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니
디지털시스템실험 2주차 결과리포트

에 공급할 수 있는 또 다른 verilog 모듈이다.: test1 모듈의 a, b, c, d 의 값의 변화를 보여주고 있다.(3) 진리표 및 회로도- 진리표 - - 회로도 -위 회로 ... Verilog, Quartus, FPGA 등의 툴 사용방법 오리엔테이션실험목표① Verilog의 사용법을 익히고 실습을 통해 작동원리를 파악한다.② FPGA가 무엇인지 알 수 있 ... 및 설명- test1.v -- test1_tb.v -(2) Test benchTestbench : 코딩한 로직 모듈의 동작을 확인해보기 위한 것으로, 신호를 생성하고 다른 모듈

리포트 | 4페이지 | 1,500원 | 등록일 2018.01.02

다운로드 장바구니
시립대 전전설2 [8주차 예비] 레포트

의 동작을 익히고 Verilog HDL 언어를 사용하여 7-segment, Piezo 등 주변 디지털 장치 제어를 하고 실제 실험에서 코딩한 코드를 키박스에 넣어서 원하는 세그먼트 ... 2. Materials & Methods (실험 방법)가. 실험을 통해 구하고자 하는 데이터와 이를 획득하기 위한 실험 순서1) Static 7-Segment 컨트롤러 설계a ... 전자전기컴퓨터설계실험 Ⅱpre-report8주차: 7-segment, Piezo1. Introduction (실험에 대한 소개)가. Purpose of this Lab7세그먼트

리포트 | 8페이지 | 2,000원 | 등록일 2019.07.29

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 6주차 Lab06 예비 레포트 Sequential Logic 1, 전자전기컴퓨터설계실험2,

········································141. 실험 목적본 실험에서는 Verilog HDL 언어를 사용하여 Flip-Flop, Register, SIPO 등 Sequential Logic을 설계 및 실험하고자 한다.2 ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-06Sequential Logic 1(Flip-Flop, Register, SIPO, counter)실 험 날 짜학 번이 름목차1 ... 의 CLK의 상승 에지에서 동작한다고 보면 된다. 즉, 그림상에서 a, c, e, g, i에서 입력에 따라 Q의 값이 변화하게 되는 것이다. 노란색 굵은 선을 대표로 보면 CLK=1이

리포트 | 14페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
(완전 세세한 정리, 끝판왕) 시립대 전전설2 5주차 Lab05 예비 레포트 Combinational Logic 2, 전자전기컴퓨터설계실험2,

preserved and left unconnected if it belongs to a top-level block or it belongs to a sub-block and the ... hierarchy of this sub-block is preserved.오류가 난 이 코드의 문제점은 a[0]의 값을 할당할 수 있도록 설정해준 것이다. 2 to 4 ... 전자전기컴퓨터공학부 설계 및 실험2Pre La-05Combinational Logic 1실 험 날 짜학 번이 름목차1. 실험 목적

리포트 | 19페이지 | 2,000원 | 등록일 2020.07.27 | 수정일 2020.09.24

다운로드 장바구니
연세대 전기전자응용실험 보고서, 코드, 강의노트 자료

erial port.2-1-(1) Procedure1. Make a module named 'System'2. Call 'prossesing system' to modify some ... peripheral.4. These settings are created as a module by ‘create Top HDL’, and bacome verilog source file ... 1. ObjectivesTo connect LED, 7-segment, push buttons in chapter 1 to APB and AXI bus, and use an

리포트 | 5페이지 | 2,000원 | 등록일 2018.08.21

다운로드 장바구니
서울시립대 전자전기설계2(전전설2) 5주차 사전보고서

+ {bar{S _{0}}} S _{1} +S _{0} S _{1})5. In-Lab에 대하여 Verilog HDL 코딩을 하고 Synthesize ? XST 단계까지 실행- 실습1 ... 2019년 전자전기컴퓨터설계실험25주차 사전보고서1. 교안의 2:4 디코더의 진리표로부터 논리회로를 카르노맵을 이용한 최적화 방법으로 설계하시오.A0A101010100=Y _{0 ... } (A _{0} ,`A _{1} )=({bar{A _{0}}} {bar{A _{1}}})A0A101001100=Y _{1} (A _{0} ,`A _{1} )=(A _{0

리포트 | 10페이지 | 1,500원 | 등록일 2019.10.13

다운로드 장바구니
전자전기컴퓨터설계2 HBE-COMBO ll VerilogHDL 실습5 [결과레포트]

[07주차] PostLab Report- Title: VerilogHDL 실습 -담당교수담당조교실험일2016.10.24 ( Monday)학번2013440043이름문범우목차 ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 21. Introduction (실험에대한소개)‥‥‥‥‥‥‥‥‥‥‥‥2-4가. Purpose of this Lab ... ‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 2나. Essential Backgrounds (Required theory) for this Lab ‥‥‥‥‥‥‥‥‥2-42. Materials & Methods (실험장비및재료

리포트 | 19페이지 | 1,000원 | 등록일 2017.10.19

다운로드 장바구니

이전10개 3 4 5 6 789 10 11 12 다음10개

파워링크

신청하기