"Verilog-a"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

논리 전전설3 FPGA 시립대 논리회로 디지털논리설계 7segment verilog 시계 verilog 엘리베이터 논리설계및실험

판매자 표지는 다운로드시 포함되지 않습니다.

"Verilog-a" 검색결과 81-100 / 430건

시립대 전전설2 Velilog 예비리포트 7주차

목록실험 목적배경 이론실험 장비실험 과제Moore MachineMealy Machine(3) Vending Machine(4) 8-bit up counter with a s ... machine(1) 로직 설계 및 컴파일 및 코드 분석(2) 핀 설정(4) 8-bit up counter with a synchrounous reset(1) 로직 설계 및 컴파일 및 ... Verilog HDL 실습 7주차예비리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit date

리포트 | 17페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
9장 VHDL 설계 툴 사용법 예비

License를 클릭한 뒤, Generate Node -Locked License를 클릭합니다.(3) 아래의 그림과 같이 실행한 뒤, 자신의 이메일로 라이센스를 받는다.(4) 설치 ... 와 이름을 정해주고 Next를 클릭한다.(2) simulator ? ISim(VHDL/Verilog), Preferred Language ? VHDL,VHDL Source ... Analysis Standard ? VHDL?93을 선택한다.(3) New Source를 선택하고, VHDL Module을 선택하고 파일명을 입력한다.? AND 게이트(1) 입력 A, B

리포트 | 16페이지 | 1,000원 | 등록일 2021.01.06

다운로드 장바구니
판매자 표지

현대자동차 2021년 전자제어시스템 개발 합격 자기소개서

를 Cortex-M3 보드에 이식한 후, MQTT 프로토콜을 이용하여 차량-열쇠 보드 간 데이터 교환을 통해 각 HW를 제어하였습니다. 이에 데이터 교환을 통한 자동차 제어 업무 ... 를 통해 HW를 제어'할 수 있기 때문입니다. 현재 저는 New Engine Platform을 토대로 반도체 장비-모듈 간 데이터 교환을 위한 드라이버를 개발하는 업무를 수행하고 있 ... , ModBus-TCP 통신 기반 드라이버를 개발하였습니다. 최근에는 협력사 드라이버 라이브러리를 토대로, DeviceNet 통신 SW를 개발하였으며, DeviceNet이 CAN

자기소개서 | 2페이지 | 3,000원 | 등록일 2022.10.17

다운로드 장바구니
판매자 표지

디지털설계방법의 종류

방식 - 표준셀 방식 - 게이트 어레이 - 셀 기반 집적 회로 PLD ( Programmable Logic Device ) FPGA( Field Programmable Gate ... , Verilog, HDL 등 그림 1. 완전 주문형 설계 과정 플로우플래닝 : 패드 셀을 배치할 I/O 영역을 설정하여 각 하위 블록들을 배치할 위치와 모양을 결정함 . 블록 배치 ... 이로 분류됨 . 표준셀 설계방식 : 표준셀을 활용하는 설계방식임 . 셀 라이브러리 - VHDL 데이터 - 논리 심볼 회로도 - 시뮬레이션을 위한 타이밍 정보 표준셀 예 - 고밀도

리포트 | 12페이지 | 3,000원 | 등록일 2022.08.10

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(결과) / 2021년도(대면) / A+

Post-reportCombinational Logic 1실험날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... )b. Net 자료형 선언의 예(2) Variable(변수적) 자료형a. Variable 자료형: 절차형 할당문 사이의 값의 임시 저장- 프로그래밍 언어의 variable과 유사 ... 을 확인하는 모습 (위에서부터 차례로 입력 AB의 값이 00, 01, 10, 11)- 실험 결과: 입력은 A(Button SW1), B(Button SW2) / 합은 S(LED9

리포트 | 13페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

현대오트론 하드웨어직 합격자소서 입니다

하였습니다. 가상회로를 통해 코딩 및 테스트 후 실제로 브레드보드에 설계한 회로를 구현함으로써 설계에 대한 흥미를 느꼈습니다. 특히 디지털시스템설계 수업에서 Verilog로 DE1-SOC ... 부터 쉬운 일이 아니었습니다. 하지만 목표가 있었기에 포기하지 않았습니다. 많은 어려움 끝에 디지털시계를 완성했고, 팀원 전체가 최종 A 학점을 받는 성과도 이루어냈습니다. '팀장 ... 하며 최종 A 학점을 받는 성과를 거두었습니다. 학부 수준에만 국한되지 않고 오토모티브 테크놀로지 엑스포에 참관하여 최첨단 ICT 기술들이 현장에서 어떤 방식으로 적용되는지 배웠

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.12.01

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab04(예비) / 2021년도(대면) / A+

Pre-reportCombinational Logic 1날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 사용 ... . Net 자료형 선언의 예(2) Variable(변수적) 자료형a. Variable 자료형: 절차형 할당문 사이의 값의 임시 저장- 프로그래밍 언어의 variable과 유사한 개념 ... 장비 및 재료가. 실험 장비HBE Combo-II SE3. Prelab(1) always 구문과 initial 구문의 차이점에 대하여 조사하시오.a. always 구문

리포트 | 12페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
판매자 표지

한화비전(한화테크윈) 회로설계 합격 자소서

한 후 Verilog를 이용하여 APB-based IP를 설계했습니다. 이후 RISC-V eXpress를 이용하여 프로세스 기반을 만든 후 완성된 SoC 플랫폼을 FPGA를 통해 작동 ... 한 모든 회로 통신 과목에서 A+학점을 달성했습니다. 회로의 작동원리와 분석기법을 학습하고 각 회로의 역할에 대해 이해했습니다. A/D, D/A 컨버터에서 SINAD, SFDR

자기소개서 | 4페이지 | 3,900원 | 등록일 2023.06.01

다운로드 장바구니
판매자 표지

SK하이닉스 양산기술 합격 자기소개서

께 다른 강의를 수강하는 것이 좋겠다는 말까지 들었지만, 더욱 포기하고 싶지 않았습니다.시작은 Verilog 하드웨어 기술 언어를 사용하여 ALU를 구현하는 것이 ... 었습니다. Verilog라는 언어는 너무나도 생소했습니다. 또한 기본적인 논리연산도 모르던 저였기에 강의를 녹음하며 이해가 되지 않았던 부분을 복습하고 따로 digital logic ... 노력과 끈기를 인정받아 최고 성적인 A+를 받을 수 있었습니다. 이 경험을 통해 메모리반도체의 하드웨어뿐만 아니라 소프트웨어 측면의 이해와 원리를 배울 수 있었습니다. SK 하이닉스

자기소개서 | 4페이지 | 3,000원 | 등록일 2023.02.06

다운로드 장바구니
판매자 표지

[지방대.합격] 삼성전자인턴 메모리사업부 회로설계 최종합격 자기소개서

중, 너무나 행복했던 삼성드림클래스 겨울캠프 활동이 기억에 남습니다. 저는 2-2반의 수학 선생님으로서, 열악한 교육환경의 중학생들과 3주간 합숙하며 학습 및 생활 전반을 지도 ... , 다양한 회로 관련 교과목들을 수강했습니다. 전자회로설계를 수강하며 OrCAD로 Op-amp 응용 회로들을 설계했습니다. Good Bias, 고주파 왜곡 조건을 이해하고 원하는 성능 ... 의 회로를 설계했고, 관련 내용을 정리하여 블로그에 포스팅했습니다. 또한, 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. VHDL뿐만 아니라 Verilog

자기소개서 | 3페이지 | 5,000원 | 등록일 2023.05.05

다운로드 장바구니
판매자 표지

[지방대/최종합격] 삼성전자 메모리사업부 회로설계 자기소개서

로 활동했습니다, 특히 삼성드림클래스 겨울캠프 활동이 기억에 남습니다. 저는 2-2반의 수학 선생님으로서, 열악한 교육여건의 중학생들과 3주간 합숙하며 학습 및 생활 전반을 지도 ... 습니다. 전자회로설계를 수강하며 OrCAD로 Op-amp 응용 회로들을 설계했습니다. Good Bias, 고주파 왜곡 조건을 이해하고 원하는 성능의 회로를 설계했고, 관련 내용을 정리 ... 하여 블로그에 포스팅했습니다. 또한, 논리회로설계 수업에서 FSM과 VHDL을 이용해 자판기를 설계했습니다. VHDL뿐만 아니라 Verilog를 배우고자 인터넷 강의로 독학했으며, 이

자기소개서 | 3페이지 | 4,500원 | 등록일 2023.05.05

다운로드 장바구니
판매자 표지

덧셈과 곱셈으로 구현한 나눗셈 방법

함으로써 입문자들이 더욱 쉽게 이해할 수 있도록 하고자 위 프로젝트를 수행했다.3. 설계 과정- “Verilog” 로 표현한 코딩 내용 (’testbench’ 포함)(Testbench ... 덧셈과 곱셈으로 구현한 나눗셈 방법단국대학교 융합반도체공학과2학년배진성1. 설계 목적- 시프트(Shift) 방식에 대해 알아본다.- 2진수로 표현된 두 값을 곱하는 방법에 대해 ... 알아본다.- 쉬프트를 이용한 나눗셈 방법을 익혀 곱셈 방법을 이용한 또 다른 나눗셈 방법을 도출한다.2. 설계 관련 이론1) 시프트(Shift) 방식2진수에서 “시프트(Shift

리포트 | 9페이지 | 1,000원 | 등록일 2025.08.14

다운로드 장바구니
판매자 표지

현대오트론 R&D(연구개발)직 합격자소서 입니다

설계 지식을 갖췄습니다. Verilog HDL을 이용한 택시미터기 설계를 학부생 때 진행했었고, 대학원에 진학해서 앞서 언급한 스테레오 매칭 알고리즘을 FPGA를 이용해 검증해 보 ... 았으며, In-DRAM ECC 구현을 위한 ECC 회로를 설계하였고 DC 및 gem5를 이용하여 시스템 성능의 변화를 비교해 보았습니다. 이를 통해 기존 시스템 대비 약 1.7 ... 한 추적 방법을 통해 인간이 걷는 속도와 유사한 시속 4km에서도 지정한 물체를 추적할 수 있는 알고리즘을 구현할 수 있었습니다. 이를 통해 전시대회에서 수상도 하고 A+라는 좋은 성적도 받을 수 있었습니다.

자기소개서 | 3페이지 | 3,000원 | 등록일 2023.12.01

다운로드 장바구니
FPGA구조와 ASIC 설계 방법 실험 레포트

예비 레포트- 실험날짜 : 2018년 11월 27일- 실험주제 : FPGA구조와 ASIC 설계 방법- 예비이론• FPGA & ASIC 정의FPGA(Field ... 설계 흐름에서 FPGA 응용 개발자는 설계과정을 거치며 여러 단계에서 설계를 시뮬레이션할 것이다. 초기에 VHDL이나 Verilog (베릴로그)로 된 RTL 기술은 시스템 ... 하여 다시 실행한다.참고문헌[1] Hyperlink "https://ko.wikipedia.org/wiki/FPGA" \l "FPGA_%EC%84%A4%EA%B3%84%EC%99

리포트 | 4페이지 | 2,500원 | 등록일 2021.11.08

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 6주차

]= ABCD일 때 회로를 거치면 ABCD a OABC로 변하는 회로이다.- 핀 설정결과DATA_IN = 1, CLK = 0 / Q = 0000DATA_IN = 1, CLK = UP ... Verilog HDL 실습 6주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... 로) 를 설계해보는 실험이다. 순차 조합 회로 중에서도 LATCH, D FlipFlop, J-K FlipFlop, S-R FlipFlop 등의 지식을 이용해서 데이터 전송회로, 직렬입력

리포트 | 14페이지 | 2,000원 | 등록일 2021.12.11

다운로드 장바구니
판매자 표지

SK하이닉스 대졸 설계 신입 최종합격 자기소개서 및 경험기술서

결과 저희 팀은 입력된 데이터를 7-segment LED에 정확히 표시하는 시스템을 성공적으로 구현해 A+ 학점을 받을 수 있었습니다. 팀 프로젝트에서 소통을 통해 각자의 역할 ... SK하이닉스 대졸 설계 신입 최종합격 자기소개서 -. 경험기술서 997자 저는 하이닉스의 회로 설계 엔지니어로서 필요한 역량을 다양한 공학 프로젝트와 학습 경험을 통해 갖추 ... , 아날로그 회로 설계 과목에서 다양한 회로 구성 요소의 동작 원리를 배우고, 이를 실험으로 구현하는 경험을 쌓았습니다. Op-Amp 회로를 설계하며 회로의 주파수 응답과 이득을 최적

자기소개서 | 3페이지 | 16,800원 | 등록일 2024.12.23

다운로드 장바구니
[서울시립대] 전자전기컴퓨터설계실험2 / Lab02(예비) / 2021년도(대면) / A+

Pre-reportSchematic Design with Logic Gates날짜 :학번 :이름 :1. Introduction가. 실험의 목적Verilog HDL 언어를 이용 ... 여 차이점, 장단점을 조사하시오.a. PROM- Programmable Read Only Memory의 약자로, 다시 수정 가능한 ROM을 총칭한다(EPROM, EEPROM 등). ... 조사하시오.a. Half-adder Half-adder 회로도- 반가산기(Half-adder)는 이진수의 한자리수를 연산하고, 자리올림수 출력(carry out)에 따라 출력

리포트 | 9페이지 | 2,000원 | 등록일 2022.07.16

다운로드 장바구니
SK하이닉스 경력직 자소서

직장인 A사에서는 DRAM 테스트 알고리즘 개선과 시스템 반도체용 전력관리 칩(PMIC) 개발에 참여했습니다. 초기엔 주어진 데이터셋을 해석하고, 결과를 도출하는 데 집중 ... . 향후 저는 메모리 제품 설계-검증-양산의 통합 사이클을 데이터 기반으로 최적화하는 데 기여하고자 합니다. 특히 SK하이닉스가 추진 중인 차세대 DDR6, HBM 제품군에서 전력 효율 ... 성과 신뢰성 측면에서의 아키텍처 개선 과제에 참여하고 싶습니다. 또한, 시스템 반도체 SoC 설계 경험을 활용해 메모리-로직 간 인터페이스의 병목을 줄이고, 차세대 메모리 내

자기소개서 | 4페이지 | 3,800원 | 등록일 2025.05.18

다운로드 장바구니
시립대 전전설2 Velilog 결과리포트 5주차

’S2’A + S1’S2B + S1S2’C + S1S2D4) BCD Code (8421 코드)BCD = Binary-Coded Decimal 로써 2진 부호화 10진법을 의미 ... Verilog HDL 실습 5주차 결과 리포트Major전자전기컴퓨터공학부Subject전자전기컴퓨터설계실험2ProfessorStudent ID NumberNamesubmit ... 에01000101111011111기본적인 진리표는 위와 같이 나오고 이를 간단하게 정리하면SQ0A1B이와 같은 형태로 정리 할 수 있다.논리회로논리식Q = S’A + SB3) 4

리포트 | 16페이지 | 1,000원 | 등록일 2021.04.16

다운로드 장바구니
판매자 표지

한국수력원자력 전기,전자직 합격자소서

지원한 직무와 관련하여 쌓은 경험 또는 경력사항에 대해 작성해 주십시오. (1000자 이내)1-1.언제, 어디서 활동했던 경험인지 기술해 주십시오. (200자 이내)[타문화 이해 ... 을 활용하여 시뮬레이션을 통해 검증하고 LAB-VOLT 장비를 활용하여 직접 3상을 결선하고 파라미터에 따른 측정하는 프로젝트였습니다.1-2.해당 활동에서 본인이 맡았던 역할 ... 학습한 내용을 SNS를 통해 사진을 찍어 서로 공유하였고 질의가 있다면 바로 받아 반영할수 있도록 적극적으로 아이들의 의견을 수용하였습니다.1-3.해당 활동의 결과와 이를 통해 본인

자기소개서 | 5페이지 | 3,000원 | 등록일 2023.10.06

다운로드 장바구니

이전10개 1 2 3 456 7 8 9 10 다음10개

파워링크

신청하기