"VHDL code"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

vhdl fpga 프로젝트 ALU VHDL 7segment VHDL 자판기

판매자 표지는 다운로드시 포함되지 않습니다.

"VHDL code" 검색결과 441-460 / 529건

BCD 코드를 이용한 10진 가산기

BCD 코드를 이용한 10진 가산기가산기 (반가산기)Digital design May 6. 2008Chonnam Uiv Electronics- 1비트의 2개 2진수를 더하는 논리 ... ) 10진수 10 → 1010(바이너리) / 0001 0000 (BCD 코드) - 가능하면 십진법에 가까운 방법으로 처리하기 위해 사용 음수가 없이 양수만 존재하므로 덧셈만 가능 ... = 디지털 시계BCD 코드십진수의 BCD 표현2로 나눌필요 없이 그대로 바이너리로 표현 십진수의 각 숫자는 4자리의 바이너리로 변환 ex) 10진수 137 → 10001001

리포트 | 33페이지 | 3,000원 | 등록일 2008.10.05

다운로드 장바구니
[ASIC] VHDL, Verilog, SystemVerilog의 비교

VHDL, Verilog, System Verilog의 비교Introduction무수한 하드웨어설계언어의 개선이 증가함에 따라, 특정 설계에 있어 어느 언어가 최적인지를 결정 ... 하는데 어려움이 있다. 많은 설계자와 단체들은 다른 언어로의 전환을 고민한다.이 보고서는 3가지의 일반 HDL 의 기술적 특징을 비교하겠다.· VHDL(IEEE-Std 1076 ... -documenting 하기 위함이다. 또한 강력한 타이핑은 어떠한 데이터 타입에서 다른 타입으로 변환하는데 부가적인 코딩을 요구한다.(예컨대 정수형에서 이진벡터 타입으로)VHDL

리포트 | 7페이지 | 1,500원 | 등록일 2008.04.03

다운로드 장바구니
(vhdl소스)and or not latch mux 플립플롭 인코더

-AND Logic1.VHDL코드 library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE ...

리포트 | 16페이지 | 2,000원 | 등록일 2008.11.23

다운로드 장바구니
[디지털시스템] Project1 보고서 VHDL을 이용한 7-Segment LED 태스트 (소스포함)

배열한 것으로 모든 숫자를 표시하기 위해서7 개의 LED 가 사용되므로 7-Segment 라는 이름으로 불린다. 이번 실습에서는VHDL 코드를 가지고 이 7-Segment 를 쉽 ... 1 Introduction이번 실습에서는 digital clock chip 에 있어 사용되는 7-segment driver 를 VHDL(VHSICHardware ... 로 구성된다.2.2 Describe how you do solve the problem.7 Segment 의 동작 원리를 알아보고 알맞은 입출력표를 만들어 VHDL 로 설계

리포트 | 12페이지 | 3,000원 | 등록일 2008.07.07

다운로드 장바구니
[디지털시스템]디지털 시계의 VHDL Code 구현 및 설명 (스톱위치, 시간세팅, 시간) & MAX PLUS 2 사용법 설명,

1. MAX PLUS 2 설치 방법 - 기본 설치방법설명 2. MAX PLUS 2 사용법1 [예제 따라하기] - D_F/F VHDL CODING & SIMULATION 을 통한 ... MAX PLUS 2 사용법 익히기 3. MAX PLUS 2 사용법2 [응용예제 따라하기] - COUNTER VHDL CODING & SIMULATION 을 통한 MAX PLUS ... SYSTEM 의 버튼 별 역할 및 기능 설명. - DIGITAL WATCH 설명 및 VHDL CODING 및 각 CODE 별 설명. - DIGITAL WATCH VHDL

리포트 | 23페이지 | 1,500원 | 등록일 2006.01.13

다운로드 장바구니
비교기 결과보고서

.1 1비트 비교기1.3 비교기의 동작원리 (진리표)1.3.1 1비트 비교기1.3.2 2비트 비교기1.4 구동방식 (VHDL)1.4.1 1비트 비교기2. 실험내용 및 결과0.0 ... 될 수 있다. 또한 ASCII나 EBCDIC코드와 같이 알파벳의 순서와 숫자의 오름차순으로 결정되어 있는 코드를 사용하는 경우에는 2개의 문자열의 크기를 비교하는 데에도 사용될 수

리포트 | 20페이지 | 1,500원 | 등록일 2009.05.03

다운로드 장바구니
논리회로설계실험 프로젝트 - vhdl을 이용한 ATM기 설계

(입금, 출금, 송금, 계좌조회 등)을 수행하는데 필요한 소스 코드를 구성해야 한다. 테스트벤치를 통하여 vhdl module 파일에서 지정하고 선언했던 동작들이 제대로 수행 ... ATM기 설계(Final-term Team Project)1. Purpose학기 수업 중 배웠던 VHDL의 이론을 바탕으로 프로그램을 구현한다. 입, 출력이 있는 VHDL프로그램 ... 시 입력하는 금액과 화면에 출력되는 금액은 각각 cash, o_cash라는 최대 7자리의 정수 형태의 입 출력을 사용하였다.3. Sources & Results1) VHDL

리포트 | 20페이지 | 3,000원 | 등록일 2009.06.24

다운로드 장바구니
verilog 4bit alu

101xG=A?BXOR111xG=NOT(1의보수)○설계 회로와 구현한 프로그램 소스(verilog HDL or VHDL codes)module arth(A,B,S0,S1,X,Y

리포트 | 5페이지 | 1,000원 | 등록일 2009.12.23

다운로드 장바구니
VHDL The Usage of Xilinx ISE on Spartan-3(자일링스 사용법 Post lab)

하도록 한다. 즉 VHDL 코드를 편집하고, 저장, 가져오기 등 HDL editor에 관한 것과 설계된 코드의 기능적인(functional) 관점을 시뮬레이션 하기위한 Synthesis ... 는 데에 목적이 있다. 우리는 VHDL을 이용한 디지털 회로 설계를 관리하는 project의 생성과 관리 그리고 시뮬레이션과 에뮬레이션을 통하여 실습의 전체적인 흐름을 파악 ... , 꼴지를 했을 만큼 실험이 늦게 끝나고 말았다.VHDL을 사용하여 프로그램을 한다는 것 자체는 어렵지 않았으나, 그것을 하드웨어에 옮겨 우리가 원하는 동작을 하도록 바꾸는 것

리포트 | 8페이지 | 2,000원 | 등록일 2008.09.28

다운로드 장바구니
[공학]home srcurity system vhdl

이거나 011일 경우에 1의 값을 갖는다.4. 부울 대수식을 회로도로 표현위 회로도에 따라 다음의 시뮬레이션 결과가 나왔다. 이제 VHDL coding 후의 시뮬레이션 값을 다음 ... 의 결과와 비교해 줌으로써 회로의 옳고 그름을 판단 할 수 있다.VHDL coding(책 p.251의 example 7.8을 참조로 하여 작성해 보았다.)FMS-Home ... VHDL 설계Qustion!!!교과서 page 273의 P7.21의 문제를 풀어라.P7.21 Design a FSM circuit for controlling a simple

리포트 | 7페이지 | 1,000원 | 등록일 2006.10.28

다운로드 장바구니
[논리회로]자판기 구현

개수를 7 segment LED에 필요한 적절한 code로 바꿔주는 4 to 8 DECORDER e.g. 400 원 = 100won 4개 - 0100 := [decoder ... .e. decoder를 통해 생성된 code는 앞의 4bits는 LED의 최고자릿수, 뒤의 4bits는 LED의 최소자릿수를 각각 나타낸다. 4. 재료의 양을 나타내 주는 3 to ... 6 DECORDER - 재료 양 카운터의 출력을 받아서 barLED에 적절한 코드로 decoding 5. Bar-LED - 버튼을 누를 때마다 Bar에 불이 하나씩 증가하며 켜짐

리포트 | 19페이지 | 3,500원 | 등록일 2005.04.18 | 수정일 2017.10.24

다운로드 장바구니
VHDL을 사용한 인스트럭션 수행 simulator 제작

1. 제목 : VHDL을 사용한 인스트럭션 수행 simulator 제작2. 설계 목적인스트럭션 수행 simulator를 설계함으로써 VHDL로 데이터패스를 기술하는 방법을 익히 ... 며, 인스트럭션의 수행되는 과정에 대해 자세히 이해한다.3. 설계 내용1) 설계 목표VHDL을 사용해 32-bit 인스트럭션을 수행하는 데이터패스 구조를 설계하고 이에 대해 s ... 를 기술하고 이를 simulation 하는 simulator를 제작하시오.◎ 설계 형식VHDL을 사용해 데이터패스를 기술하고 simulator를 제작하시오.◎ test 방법

리포트 | 31페이지 | 2,000원 | 등록일 2008.11.13

다운로드 장바구니
xilinx를 이용한 플립플롭(Flipflop)과 레지스터(Register)의 설계

을 VHDL로 어떻게 구현하는지 알아보고 실습하며 시뮬레이션으로 결과값이 옳은지 확인한다. • 주어진 D 플립플롭을 이용하여 4 bit 레지스터를 설계한다. 설계 조건은 c ... 번 실험부터는 정보를 기억 할 수 있는 순차회로의 설계에 대한 실험이었다. 실험시간 전 VHDL관련 서적을 통해 buffer는 입 출력 신호에 사용할 수 있다는 사실을 숙지하여 앞 ... 되는 것이라면 buffer는 entity에서 선언하는 것이기 때문에 좀 더 코드를 짜는데 효율적이라고 생각을 하였다.5. 토 의그리고 이번 실험으로 사용하지 않은 포트인 Q_b

리포트 | 11페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
디지털 공학 설계프로젝트 팀별 최종 발표 PPT

)3주차 (6/4~10)4~5주차 (6/11~27)진행정도제안서 발표 (기능 구상)디지털 시계 기능 분석기능별 VHDL 구현VHDL 통합 컴파일 / 디버깅FPGA보드 구현진행률0 ... DECODER : 입력에 따라 7-Segment를 작동시킨다.*VHDL Codeentity TOP is port (CLK : in std_logic; SW1 : in std ... 코드의 길이가 길어짐.■ 고찰최초 설계하고자 했던 구조적 표현 방식으로 설계 하지는 못했지만 계획하였던 디지털 시계의 기능을 모두 구현하는데 성공하여 DHL 구술언어 및 디지털

리포트 | 9페이지 | 1,000원 | 등록일 2010.10.23

다운로드 장바구니
[논리회로]VHDL을 이용하여 구현한 Binary to BCD Converter

알고리즘과 스테이트 머신을 이용하여 16비트 Binary 코드를 BcD 코드로 변환하는 VHDL 코드가 들어가 있으며 이와 관련된 설명이 포함되어 있다. 현재 16비트로 구현되어 있으나 만약 더 많은 비트의 bcd값을 출력하고자 할 경우 수정이 용이하도록 되어 있다. ... Binary 코드를 종종 BCD 코드로 변환해야할 필요가 있을 경우가 있다.예를 들어 Binary값을 7 segment에 출력을 해야할 경우가 그런 예라고 할 수 있 ... 다.Binary 코드를 BCD 코드로 변환하는데 있어서 가장 기본적인 아이디어는Binary 4비트에서 10이상이면 6을 더해주는 것이다.BInary 코드를 BCD로 코드로 변환함에 있

리포트 | 6페이지 | 3,000원 | 등록일 2008.05.15 | 수정일 2021.06.28

다운로드 장바구니
VHDL을 이용한 비만도 체크 체중계

, PPT작성.조원김보성알고리즘 작성, 코드 작성, 시뮬레이션, PPT작성.김경태코드 작성, 시뮬레이션, PPT작성, 자료수집.김기정코드 작성, 시뮬레이션, 아이디어 도출, 자료수집 ... 프로젝트 구현 시 중점 사항 및 고려사항 결정- 전체적인 회로도 작성사용언어 조사 및 조원역할 분담- 사용언어. VHDL- 전체적인 회로도 분석, 설계 역할 분담조원 모두 참여 ... 090520~090525VHDL 언어의 사용 방법 습득- VHDL을 이용한 회로 설계 방법에 관한 필요한 사항을 개인별로 조사후 종합 / 사용법 공유프로젝트 설계 시 참고할 수 있는 자료

리포트 | 29페이지 | 4,000원 | 등록일 2009.07.05

다운로드 장바구니
멀티플랙서 비교기 설계

1장. 설계(실험) 배경 및 목표VHDL 을 이용한 멀티플렉서 설계 - 2x1 mux 또는 4x1 mux를 사용하여 8x1 mux를 구성한다. - 시뮬레이션 방법 : Test ... ( 2 downto 0 ); o : out std_logic ); end entity mux8;4장. 설계(실험) 결과먼저 2x1 MUX를 구현한다.  코드의 사용은 이론에서 설명 ... 을 사용한다.  코드의 자세한 내용은 이론에서 설명1. 멀티플렉서(MUX : multiplexer)4장. 설계(실험) 결과1. 멀티플렉서(MUX : multiplexer)

리포트 | 25페이지 | 2,000원 | 등록일 2010.09.09

다운로드 장바구니
xilinx를 이용한 ROM, RAM설계

edge에서 동작하고 동기 enable기능을 갖는 3X8 ROM을 VHDL로 설계한다(ROM table은 임의로 작성). • Clock의 rising edge에서 동작하고 동기 ... enable, write enable기능을 갖고 4-bit Read/write address와 4-bit 입출력을 가지는 RAM을 VHDL로 설계한다. • 설계한 RAM과 ROM ... 을 설계하였다. 8-bit data를 가지는 ROM의 설계는 Hand-out에 제시된 ROM의 코드를 데이터의 크기와 address의 값을 바꿈으로서 쉽게 설계할 수 있었다. RAM

리포트 | 17페이지 | 1,500원 | 등록일 2010.06.24

다운로드 장바구니
디지털 시계 설계 보고서

_code.sEXPORT EntryAREA |Code|,CODE,READONLYEntryb Startb Unexpectedb Unexpectedb Unexpectedb ... SoC 설계(디지털 시계)목차1. 서론2. 설계 목표3. 시계 구조4. 검증5. 고찰6. 참고문헌7. 소스 코드1. 서론임베디드 시스템은 SoC 시스템은 목적에 특화된 제작 ... 되는 RISC시스템인 ARM9 Core가 사용된 Altera社의 Excaliber를 이용하는 디지털 시계를 직접 구현해 보았다.2. 설계목표Verilog HDL를 이용한 시계코드

리포트 | 19페이지 | 2,000원 | 등록일 2012.05.29

다운로드 장바구니
졸업논문_VHDL을 이용한 디지털 시계구현

코드]Ⅴ. 結論본 논문에서는, 하드웨어 설계언어인 VHDL (Very high speed integrated circuit Hardware Description Language ... 學士學位請求論文VHDL을 이용한 디지털시계 설계(Design of a Digital Clock using VHDL)2007年 11月 20日崇實大學校 IT大學情報通信電子工學部 ... 金應日學士學位請求論文VHDL을 이용한 디지털시계 설계(Design of a Digital Clock using VHDL)2007年 11月 20日崇實大學校 IT大學情報通信電子工學部

논문 | 62페이지 | 4,000원 | 등록일 2010.12.21

다운로드 장바구니

이전10개 18 19 20 21 222324 25 26 27 다음10개

파워링크

신청하기