"논리회로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 사칙연산 fpga 프로젝트 전전설2 FPGA FPGA 게임 vivado 7segment 회로 개수

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 FPGA" 검색결과 341-360 / 384건

vhdl 기본게이트 설계

합니다.과 목 : 논리회로설계과 제 명 : 기본게이트설계[예비]담당교수 : 국 태용 교수님학 과 : 전자전기공학부학 년 : 3학년학 번 : 2005310245이 름 : 노 이환제 출 일 ... 의 ON(1) 또는 OFF(0) 상태를 의미한다.1.2 기본게이트의 종류1.2.1 And 회로- 2개의 조건이 있을 때에 모든 조건을 만족해야 결과가 참이 되는 조건으로 논리 연산자 ... 도록 하는 회로로 논리 함수식에서'-'(bar)또는'`'(prime)로 표시한다. 입력 A가 1이면 출력 Q는 0, 입력A가 0이면 출력Q는 1이된다.1.2.4 NAND 회로NAND

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,000원 | 등록일 2009.04.25

다운로드 장바구니
VHDL를 이용한 FSM 설계 및 키트 사용법

과 목 : 논리회로설계실험과 제 명 : FSM설계 & 키드 사용법담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 05. 14 ... 한 조건하에 state를 바꿔 가면 동작하는데 이 순차적인 논리회로의 원리를 이해한다.-Binary / Gray counter 의 상태표 및 상태도를 먼저 파악한다.RST_N ... - Describe what is the problem.- Finite State Machine일정한 천이 가능한 상태 내에서만 동작하려는 순차 논리 회로FSM의 출력과 다음 상태는 현재

Non-Ai HUMAN
| 리포트 | 13페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
Nand 연산을 이용한 Xor 게이트 구현과 간단한 Adder 구현

설계▶ 회로 분석- 이 회로는 xor 게이트를 논리 게이트를 이용해서 구현해 놓은 것이다.- 기존의 nand게이트를 4개를 적절한 연관성을 이 용하여 연결하여 구현하였다.- 이 ... - 하지만 이 값은 어디까지나 functional한 값이지 실제 회로가 구동할때에는 input과 output이 같은 시간대에 논리적으로 부합하는 값이 반드시 공존 할 수는 없 ... 이름을 설정한다.3. 우리가 사용할 HBE-Combo 보드에 FPGA 칩인 Altera 사의 ACEX 중에 1K로, Device Family설정에서 설정 해준다.4. Target

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,000원 | 등록일 2009.05.07

다운로드 장바구니
컴퓨터의 이해 과목 주요자료정리

의 실제 시간 관계를 나타내는 그래프디지털 회로 : 이산적 전압 레벨에 근거한 트랜지스터로 구성된 회로, 논리 게이트로 구성, 디지털회로,디지털시스템, 논리 용어를 함께 사용1 ... ) 조합논리회로 : 현재의 출력은 현재의 입력에 의해서 결정2) 순차논리회로 : 현재의 출력은 현재의 입력과 현재의 상태에 의해서 결정부울대수(Biilean Algebra) : 디지털 ... 회로를 다루는 수학적인 도구 ,{(1,0),Var,(not,and,or),공리 및 항등식)}디지털 회로 : 이산적 전압 레벨에 근거한 트랜지스터로 구성된 회로, 논리 게이트

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2010.04.07 | 수정일 2015.11.03

다운로드 장바구니
# IC칩의 분류와 특징

는 것은 물론 ASIC 보다 프로그램 수정이 수월하다는 장점이 있다.실제로 사용 중 설계 사항이 바뀔 경우 새롭게 바뀐 논리 회로를 FPGA 소자에 입력하여 바뀐 논리 회로를 작동 ... ASIC 설계는 이런 여러 회로들을 통합해 단일 칩 화함으로써 개발 칩의 연결을 위한 납땜의 수를 대폭 줄여 신뢰성을 높이고 있다.②. FPGA(Field Programmable ... , 초고주파 등에서 아직 전력이 약한 것 등을 들 수 있다.③. IC칩실리콘이나 기타 결정 재료로 만든 단일의 기판 위나 기판 내에 회로 소자를 분리할 수 없는 형태로 결합한 미소

Non-Ai HUMAN
| 리포트 | 14페이지 | 2,500원 | 등록일 2008.03.26

다운로드 장바구니
FPGA 구조와 응용

형식은 여러개의 설계파일이 하나의 파일로 병합되어 사용되는데 이 회로 파일을 벤더가 제공하는 FPGA 칩의 적합한 논리 블록 및 입출력 블록으로 분할하는 과정을 거친 후 적당 ... )초기 입력은 스키매틱 캡쳐 툴을 사용하여 논리 회로를 입력한다. 이것은 회로 블록을 연결하기 위한 그래픽적인 수단을 사용한다. 사용 가능한 빌딩 블록들은 FPGA 공급자에 의하 ... 도 훨씬 저렴하지만 이 종류는 단 한번밖에 구울 수 없기 때문이 주로 연구 개발용보다는 제품 생산용으로 많이 사용된다. FPGA는 대개 2,000-20,000 Gates 급의 회로

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,000원 | 등록일 2007.03.23

다운로드 장바구니
멀티플펙서서와 디멀티플렉서

): 데이터 선택회로라고도 부름, 여러 개의 입력 신호선(채널)중 하나를 선택하여 출력선(1개)과 연결하여 주는 조합 논리회로.2nX1MUX2n개입력1개 출력선n개 선택선 ... 의 이해...PAGE:3실험 기구 및 부품.586급 PC 한 대FPGA package 1개Logic testeroscilloscope..PAGE:4멀티플렉서Multiplexer(MUX ... 을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력 중 하나로 내보내는 회로.분배기라고도 함.2n 개의 출력에 대하여 n비트의 선택선이 있어야함...PAGE:81x2

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2008.12.11

다운로드 장바구니
디지털 논리 실험, 산술 논리 회로 실험 예비 보고서

Ⅰ. 실험목표(1) 마이크로 콘트롤러 유닛(Micro Controller Unit)의 핵심 논리회로인 산술 논리회로(Arithmetic Logic Unit)를 이해하고 구성 ... CPU와 같은 콘트롤러 유닛의 기본이 되는 동작을 수행하는 놀리회로가 산술논리장치(ALU)이다.(1) 논리연산 : 두 개의 논리 입력을 가지고 하나의 논리 출력을 가지는 논리회로 ... 를 생각해 보자. 두 개의 논리 입력 중에서 NOT 연산자를 조합하여 하나의 값만을 취해도의 네 개의 서로 다른 논리 출력을 생성하는 회로를 형성한다. 세 개의 기본 논리연산인 AND

Non-Ai HUMAN
| 리포트 | 5페이지 | 1,500원 | 등록일 2009.07.18

다운로드 장바구니
디코딩 및 엔코딩 실험12.hwp

이다.그림 12-6은 그러한 회로를 구성한 회로도이다. 우선 회로의 Pulse Input은 키패드로부터 단일 펄스를 공급받을 수 있도록 핀설정을 한다. 그리고 7442의 0 ... 에서부터 9까지의 출력은 FPGA의 LED로 출력을 볼 수 있도록 핀 설정을 한다. 최초의 출력은 LED가 모두 점등된 상태일 것이다. 그런 다음 단일 펄스를 공급하면서 LED의 출력 ... 세그먼트 LED 표시기에 3, A를 표시하는 회로 (그림 12-8)그림 12-8. 7-세그먼트에 3과 A를 표시하는 회로7세그먼트 표시기를 구동하려면 들어오는 입력을 7세그먼트로 엔

Non-Ai HUMAN
| 리포트 | 10페이지 | 1,000원 | 등록일 2009.04.30

다운로드 장바구니
2-port OR gate

모두 Or Gate의 특성을 잘 따르고 있었다. 실행 결과는 논리회로 시간에 배운것처럼 값이 나오는 것을 확인할 수 있었다. 오늘 이렇게 배운 내용이 앞으로 나올 내용들의 바탕 ... 은 외부적인 모형을 표현하였으므로 다음으로는 하드웨어 구성 내부의 연결동작을 표현하여야 한다. 즉, architecture 부에서는 회로의 실질적인 내부 동작 또는 각 부품들 사이 ... 다. ◎ Behavioral Modeling Description(동작적 표현방법) - 회로의 표현을 기능적 혹은 동작적 알고리즘으로 기술하는 방식이다. 주로 기술된 문장의 순서대로 동작

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2010.06.24

다운로드 장바구니
Excess 3 to BCD code converter ( Excess-3-to-BCD code converter )

로 변환하는 조합회로를 설계하는 실습으로, schematic diagram 을 그려서 또 하드웨어를 HDL 로 기술하여 simulation 으로 검증하고 FPGA에 구현한다. 입력 ... optimization 회로도 >Input cost : 235. technology mapping :< (NAND GATE 이용) EXCESS 3 TO BCD 변환기의 논리 다이어그램>Input ... decoder를 통하여 7-segment LED 에 표시한다.< EX 3 TO VCD Code Converter and 7–seg.LED Decoder 회로도

Non-Ai HUMAN
| 리포트 | 16페이지 | 3,500원 | 등록일 2011.04.22

다운로드 장바구니
[전기전자]ALU 예비,결과 보고서

Ⅰ. 실험목적마이크로 콘트롤러 유닛의 핵심 논리회로인 산술 논리 회로를 이해하고 구성하여 시뮬레이션을 수행하고 FPGA를 이용하여 실제로 구현해 본다.Ⅱ. 기본이론1) 논리연산 ... 두 개의 논리 입력, A와B를 가지고 ,하나의 논리･출력, F를 가지는 논리회로를 생각해 보자. 두 개의 논리 입력 중에서 NOT 연산자 조합하여 하나의 값만 취해도 A, ~A ... , B, ~B의 네 개의 서로 다른 논리 출력을 생성하는 회로를 형성한다. 세 개의 기본적인 논리연산인 AND, OR, 그리고 NOT만을 사용해서 논리회로를 구성한다고 해도 출력

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,000원 | 등록일 2007.08.08

다운로드 장바구니
LS산전 합격 자기소개서 (2008년 하반기)

5월부터 3년에 걸쳐 수행되는 이 프로젝트는 1차 년도에는 신경회로망 연산이 가능하도록 하는 칩을 FPGA에 구현하며, 2차년도에는 구현된 신경망 칩을 이용하여 로봇에 응용을, 3차 ... 의 학술 논문을 저술하였으며, 부동소수점 연산기에 대한 특허를 출원하였습니다.세부전공제 연구는 휴머노이드 로봇 팔을 제어하기 위한 신경회로망 제어기의 FPGA 기반의 구현에 관한 것 ... 입니다. FPGA 기반에서 연산량이 많은 신경회로망을 구현하기 위해 프로세서 구조의 설계를 채택했으며, 이를 지원하는 명령어 셋을 설계하였습니다. 코드 레벨에서 제어기를 설계할 수

Non-Ai HUMAN
| 자기소개서 | 4페이지 | 3,000원 | 등록일 2009.07.19

다운로드 장바구니
임베디드 프로세서와 arm

용 단말 flash memory FPGA IP CORETransfer (fromelf, objcopy) 실행파일 (ELF/DWARF2) Binary File (ROM Format ... CPU 설계와는 달리 회로를 그려가면서 설계 (?) 32bit RISC 프로세서 Big/Little Endian 모드 지원ARM architecture 32bit RISC 프로세서 ... 된 프로세서 핵심 부분 ARM 프로세서 종류 ARM7TDMI, ARM9TDMI ARM9E, ARM10E ARM11용어 정리 레지스터 , 캐시 산술논리연산장치 (ALU) 제어장치

Non-Ai HUMAN
| 리포트 | 19페이지 | 2,000원 | 등록일 2010.01.19

다운로드 장바구니
VHDL를 이용한 디지털 시계

과 목 : 논리회로설계실험과 제 명 : 디지털 시계담당교수 : 김 종 태학 과 : 전자전기공학학 년 : 3 학 년학 번 :이 름 :제 출 일 : 08. 05. 21 ... signal sel를 사용하여 case문을 이용하여 DIGIT를 선언해 주어야 한다.- FPGA는 동시에 처리하지 못하고, 한번에 하나의 DIGIT만을 동작하기 때문에, 빠른 ... - clk를 설정해주어야 하는데, 기본적인 FPGA는 4MHz이기 때문에 1초 주기의 clk를 사용하기 위해서는 0.5초 간격으로 반전되는 s01_clk를 설정해 주어야지 디지털

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2010.05.27

다운로드 장바구니
vhdl의 개요 보고서

의 동작 내용을 문서화하여 설명하기 위해 개발했다. 그러나 이런 문서를 회로 디자인 과정에서 시뮬레이션에 사용하게 되었고, VHDL 파일을 읽어들여서 논리 합성을 한 다음 실제 ... 등이 가능하다.폭 넓은 기술 범위 : 시스템 레벨에서부터 논리회로 레벨까지 하나의 언어로서 모두 기술이 가능하다.-복수 설계 그룹에 의한 공동 개발 가능 : 공동 라이브러리의 구축 ... , CAD 툴이 합성한 논리회로는 사람이 직접 설계한 게이트 레벨의 회로보다 그 규모면에서 큰 경우가 종종 발생한다. 이 역시 최적화 도구의 지속적인 발전과 지원이 필요한 부분이다3

Non-Ai HUMAN
| 리포트 | 3페이지 | 1,000원 | 등록일 2008.06.22

다운로드 장바구니
[전기전자기초실험] 연산 회로 설계 실험 결과보고서

> Configure를 할 때 에러가 계속 발생하는 경우가 있어서 실험이 많이 지연되었다. 또한 논리 회로와 관련된 연산이 생소하여 신호에 따른 연산을 파악하는 게 꽤 힘들었다. 동작 제어 신호 ... 비트 ALU verilog HDL 코드4비트 ALU Timing Analyzer- 4비트 ALU의 결과(논리연산)동작 제어 신호A=0101 / B=1010A=1110 / B ... ① 자리 올림 예견법(carry look ahead)의 장단점 조사, 회로

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,000원 | 등록일 2009.07.29

다운로드 장바구니
VHDL. 기본 논리게이트 설계하기

/FPGA를 설계할 때 추상도가 높은 레벨을 사용함으로써 어려운 논리식을 사용하지 않고 설계시간도 단축할 수 있다. 이번 실험에서는 AND, OR, XOR 기본 논리게이트를 설계 ... 고 사용할 수 있어야 한다.3. Implementation1) VHDL가) 주어진 조건에 따라 2. 1) 다)까지 VHDL Module을 수행한다. 회로 전체가 entity이고 ... , 그 내부 회로를 architecture로 비유할 수 있다. 따라서 모든 입력 신호와 출력신호를 entity 안에 기술해야 한다. architecture에는 각 기능의 내부연산

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2007.07.18

다운로드 장바구니
LG전자 MC SW 합격 자소서입니다.

완성해 나갔습니다. 이는 곧, 좋은 학점으로 연결되었으며 뿐만 아니라, C언어의 특성에 대한 이해, 논리적 사고능력 향상으로 프로그래밍 실력과 자신감이 생겼습니다. 또한, 자신 ... 를 블루투스로 전송하여 Atmega128 Processor로 받아 값의 구간을 나누어 상황에 맞게 모터를 제어하도록 하였습니다.2. 디지털 회로에 대한 이해와 VHDL언어 습득- 이를 이용 ... 하여 Altera FPGA+ARM926 보드 상에서 'UART 통신을 통한 디지털 도어락'이라는 프로젝트도 진행하였습니다.3. Linux OS의 활용 및 Device Driver

Non-Ai HUMAN
| 자기소개서 | 6페이지 | 3,000원 | 등록일 2012.11.01

다운로드 장바구니
연산 회로 설계 실험-예비보고서

시뮬레이션을 진행한 후에 FPGA Kit에서 동작을 확인한다. 지금가지 학습한 디지털 공학의 기초를 토대로 간단하게 4-bit 논리연산과 산술연산을 수행하는 ALU(Arithmetic ... -7분반연산 회로 설계 실험0541045 송기선▶▶예비보고서1. 목적2진수의 음수 표현을 이해하고, 4-bit 덧셈기/뺄셈기의 구성과 동작 원리를 파악하고 verilog ... Logic unit)를 verilog 코드로 작성하여 시뮬레이션 검증 후에 FPGA Kit에서 실제 동작을 확인한다.2. 개요① 2진수의 음수 표현의 이해② 4-bit 덧셈기/뺄셈기

Non-Ai HUMAN
| 리포트 | 7페이지 | 1,000원 | 등록일 2006.11.23

다운로드 장바구니

이전10개 11 12 13 14 15 16 171819 20 다음10개

파워링크

신청하기