• AI글쓰기 2.1 업데이트
  • 통합검색(384)
  • 리포트(312)
  • 자기소개서(71)
  • 시험자료(1)
  • 기간
  • 연관순
  • 영역
  • 페이지 수
  • 확장자
  • 할인자료 보기

연관검색어

FPGA 사칙연산 fpga 프로젝트 전전설2 FPGA FPGA 게임 vivado 논리회로설계실험
판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 FPGA" 검색결과 301-320 / 384건

  • 자료 표지
    FPGA(Field Programmable Gate Arrary)에 대하여 디지털회로실험 보고서
    디지털회로실험-FPGA(Field Programmable Gate Arrary)□ FPAG(Field Programmable Gate Arrary)의 개념FPGA는 Field ... 으면서 단가에 덜 민감한 시스템에 많은 FPGA가 채용되고 있다. 또한 ASIC의 만들기 전에, 일단은 FPGA로 회로를 구현하여 테스트를 하는 목적으로도 대부분 FPGA를 사용 ... PLD로 분류된다. 따라서 FPGA도 PAL과 마찬가지로 전기적인 퓨즈에 의한 사용자 프로그래밍으로 원하는 custom 회로를 빠른 시간에 구현할 수 있게 하여준다. 그러나 PAL
    Non-Ai HUMAN
    | 리포트 | 4페이지 | 1,000원 | 등록일 2010.05.23
    다운로드 장바구니
  • 자료 표지
    [디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계
    디지털회로설계프로젝트 #21. 제목- 고속 동작 덧셈기 설계2. 설계 목적- 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법 ... 기는 32-비트의 입력과 출력을 가지도록 한다.2) 설계 내용- VHDL 언어를 사용하여 설계한다. 이 때 각 논리 게이트는 특정한 지연시간을 가지도록 설계한다.- 32-비트 입력 ... 에서는 VHDL 코드 상의 지연시간이 아닌 target FPGA의 지연시간으로 시뮬레이션되므로 두 덧셈기에 대해서 같은 시뮬레이터를 사용한다.)4. 설계 과정덧셈기를 구현하기 위한 수학적 이론
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06
    다운로드 장바구니
  • 자료 표지
    FPGA에 대해서
    1. FPGA란?FPGA(field programmable gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리요소와 프로그래밍가능 내부선이 포함된 반도체 ... 부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소도 포함하고 있다.프로그램이 가능 ... 한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후에 소비자/설계
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2011.03.20
    다운로드 장바구니
  • 자료 표지
    C 기반 ALU 설계. 컴퓨터구조 ALU 설계 과제
    Vertex4 SoC Master3 / 송태훈 / 홍릉과학 ( Altera Quartus 2 와 Modelsim 을 사용한 ) Verilog HDL 논리회로 설계 / 이승호 / 한티 ... 한 소스 최종 검토 및 시뮬레이션이론적배경 데이터에 대하여 실제적으로 산술 및 논리 연산을 수행하여 2 진수를 저장하는 역할을 하는 unit. ALU 란 ? Control Unit ... Logic Unit Complementer Shift Register Status Register 사칙연산을 수행 And, OR 등 논리연산 수행 2 진 데이터를 2 의 보수처리 비트
    Non-Ai HUMAN
    | 리포트 | 33페이지 | 3,500원 | 등록일 2013.01.28
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 3주차결과
    디지털논리회로실험실험3. Decoders and Encoders담당교수 : 김 영 록제 출 일 : 2013. 10. 01.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... encoder의 동작 원리를 이해한다.● FPGA와 VHDL을 이용한 회로의 구현방식을 이해한다.3. Quiz 및 이론① EI = 0, Input이 10110010일 때의 Output ... 의 코드체계를 다른 코드체계로 변환하는 논리회로이다. 위의 회로에서는 n-bit binary code가 사용되는데, n개의 Input에 따른2 ^{n}가지의 output을 내보낼 수
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 2,000원 | 등록일 2014.01.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 디지털논리회로실험 9주차결과
    디지털논리회로실험실험9. Memory elements : ROM/RAM담당교수 : 김 영 록제 출 일 : 2013. 11. 19.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... . 실험 내용 및 결과분석① Step 1~7● 구현한 회로는 다음과 같다. 여기에서 중요하게 살펴봐야 할 신호는 DIP_SW[3..0]으로 입력해주는 FPGA[3..0]신호이다. 이 ... 하였다. 실제 7-segment에 ROM의 data를 읽어 display하는 실험을 진행하기 위해 구현한 회로는 다음과 같다. LED7-0까지의 data값을 hexa로 바꾸어주는 과정은 앞
    Non-Ai HUMAN
    | 리포트 | 7페이지 | 2,000원 | 등록일 2014.01.02
    다운로드 장바구니
  • 자료 표지
    서강대학교 전자공학과 4학기(2학년 2학기)의 디지털논리회로실험 레포트입니다
    과 활용 방법을 익힌다.(4) FPGA를 이용해 간단한 논리 회로를 구현하고 동작을 확인한다.1. 제목Lab 3. Decoders and Encoders2. 실험 목적(1) 일반적인 ... margins, 그리고 fanout에 대해 이해한다.(2) Gates를 이용하여 구현된 임의의 논리 함수가 최소화 될 수 있음을 확인한다.(3) Wired OR logic의 특성 ... 실험 시간을 많이 지연시키기도 하였고, 이론적인 지식이 별로 없는 상태에서 실험을 하여 여러모로 아쉬운 실험이었다.이번 실험을 통해 TTL 소자와 CMOS 소자를 이용해 회로
    Non-Ai HUMAN
    | 리포트 | 9페이지 | 2,000원 | 등록일 2011.03.27 | 수정일 2021.09.20
    다운로드 장바구니
  • 자료 표지
    [논리회로] 디지털시계 설계 텀프로젝트 제안서
    를 논리회로 소자를 이용하여 구현 해 본다.JK플립플롭으로 카운터 회로를 만들어 AND, OR 등의 게이트와 함께 시간 표시 체계를 구현한다.▶Example : Clock System ... ■ Job assignment▶공동작업아이디어 제안, 회로 시뮬레이션, 제안서 제작▶개인작업- 아이디어 제안- 불참- 회로 시뮬레이션, 보고서 작성- 회로 시뮬레이션, 보고서 작성 ... - 회로 시뮬레이션, PPT 발표■ ScheduleDateContents11/25(금)아이디어 제안 종합11/26(토)아이디어 선정 및 구체화 하기11/28(화)제안서 작성11
    Non-Ai HUMAN
    | 리포트 | 2페이지 | 1,000원 | 등록일 2013.02.06
    다운로드 장바구니
  • 자료 표지
    가산기 실험레포트
    와 FPGA를 구동시켜 확인한 결과, XOR,AND,OR등의 논리소자를 이용하여 실제 회로 만든 가산기로 진리표를 직접 작성하여 기존의 진리표와 비교하니 일치함을 확인 ... 1.Title기본논리회로를 이용하여 반가산기, 전가산기를 구성하고응용된 회로를 만들어본다.2.Name3.Abstract1) 반가산기 설계2) 전가산기 설계3) 4 Digit ... 1이 되게 됩니다- 진리표XYSC*************1012) 전가산기전가산기(FA, Full Adder)는 세 비트의 합을 계산하는 조합논리회로로서세 개의 입력과 두 개
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 3,000원 | 등록일 2010.06.09
    다운로드 장바구니
  • 자료 표지
    디지털공학 예비레포트
    에 적합한 구조이며, FPGA의 구조는 많은 플립플롭(Flip-Flop)을 사용하는 순차 회로나 대용량이 필요한 곳에 적합한 것이기 때문에 서로 응용 분야에 따라 선택하여 적용하는 것 ... 는 IC들을 지칭한다. 반면, 주문형 집적회로(Custom IC)는 특별한 사용자를 위해 개발된 IC로서, 개발을 의뢰한 사용자에게만 공급되기 때문에, 특정한 용도의 목적에만 사용 ... 할 수 있는 IC라 하여 ASIC(Application Specific Integrated Circuit)이라고 하기도 한다. 주 문형 집적회로는 그림 과 같이 다시 완전주문형 집
    Non-Ai HUMAN
    | 리포트 | 5페이지 | 1,000원 | 등록일 2010.11.07
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] 실험8. 전가산기와 전감산기 예비보고서
    FPGAMax+plus II program4. 실험과정각 실험에 대해 제시된 회로를 Altera MAX_ plus program을 이용하여 구현하고, FPGA를 이용하여 지정된 곳 ... 한 4비트 2진 전감산기IC 7483은 MSI 4비트 2진 전가산기이다.다음 회로의 합 또는 차의 출력은 FPGA의 LED로 출력핀을 설정하여 FPGA의 LED로 출력을 확인 ... 실험 8. 전가산기와 전감산기1. 실험 목적전가산과 전감산의 산술연산을 실행하는 회로의 설계법에 대해 공부한다.2. 기본 이론전가산기와 전감산기는 3비트를 더하거나 뺄 수 있
    Non-Ai HUMAN
    | 리포트 | 10페이지 | 1,000원 | 등록일 2010.12.05
    다운로드 장바구니
  • 자료 표지
    반도체 공학 개론 HW#2
    하고, FPGA와 차이점을 비교하라.- Gate Array논리소자(論理素子)를 열상(列狀)으로 배열한 세미커스텀 (semi-custom:반주문 형태) 집적회로.완전 주문품보다 개발기간이 짧 ... 고 비용도 싸다. 그리고 D램, S램, ROM 등이 기성(旣成)의 기억소자인 것과는 달리, 이 반도체는 다용도의 주문형 논리회로로서, 한 개의 칩 안에 전자회로에서 신호를 처리할 수 ... 있는 기본단위인 게이트가 880~6,000개가 집적된 초대규모 집적회로이다. 게이트를 병렬로 나열하고, 사용자의 요구에 따라 논리회로를 형성한다.우주선, 통신위성, 항공우주기지
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,500원 | 등록일 2011.06.12
    다운로드 장바구니
  • 자료 표지
    xilinx
    업체에 주문한다 .회사 소개 회사명의 기원 자일링스 (Xilinx) 이름은 FPGA 을 나타냄 : 두개의 X 는 논리 클러스터를 나타내고 linx 는 논리간의 고리와 배선을 나타냄 ... 기업 . 실리콘 , IP( 집적회로 ), 개발보드 , 스타터 키트 등을 만들어 고객사 설계자들이 항공우주 , 국방 , 오토모티브 , 컨슈머 , 산업용 , 유무선 통신 분야 등 ... 에만 전념 . R D 에 중점적인 투자가 이루어짐에 따라 , 고객사 요구에 따른 대응이 발빠른 것이 자랑 . FPGA(field programmable gate array)메모리
    Non-Ai HUMAN
    | 리포트 | 13페이지 | 3,000원 | 등록일 2012.01.28
    다운로드 장바구니
  • 자료 표지
    Quartus
    0. QuartusⅡALTERA사는 논리 회로의 설계와 시뮬레이션 기능을 지닌, 소프트웨어군 QuartusⅡ를 제공한다. QuartusⅡ는 하드웨어 기술 언어 설계의 분석과 합성 ... 이런 문서를 회로 디자인 과정에서 시뮬레이션에 사용하게 되었고, VHDL 파일을 읽어서 논리 합성을 한 다음 실제 회로 형태를 출력하는 기능을 덧붙이게 되었다. 오늘날에는 디지털 ... 이 가능한 논리 소자(CPLD)와 현장 프로그램이 가능한 게이트 머레이(FPGA)를 프로그램하기 위한 ALTERA사의 자산 하드웨어 기술언어이다. ALTERA사의 quartus
    Non-Ai HUMAN
    | 리포트 | 1페이지 | 1,000원 | 등록일 2010.06.18
    다운로드 장바구니
  • 자료 표지
    dmac final report
    우리는 한 학기 동안 디지털 논리회로 2를 수강하면서 FPGA와 verilog HDL 이라는 언어를 새로이 접하였다. 물론 1학기에 디지털 논리회로 1이나 컴퓨터기초공학설계 및 실험 ... 디지털 논리 회로 2 – Term ProjectDirect Memory Access Controller최종 결과 보고서컴퓨터공학과1. Introduction과제를 하게 된 동기 ... 과목에서도 잠깐 다룬 적이 있으나, 본격적으로 verilog를 배우기 시작한 것은 2학기 때부터라고 할 수 있을 것이다.디지털논리회로2에선 verilog도 배웠지만, 여러가지
    Non-Ai HUMAN
    | 리포트 | 19페이지 | 2,000원 | 등록일 2012.02.29
    다운로드 장바구니
  • 자료 표지
    [논리회로실험] 실험10. 시프트 레지스터 및 링 카운터 예비보고서
    면서 동시에 이 전단의 상태(데이타)를 받게된다. 그러므로 시프트 펄스가 들어오면 레지스터 내부의 데이터가 다른 위치로 시프트되게 된다.시프트 레지스터의 회로구성 방향을 바꾸면 데이터 ... (CRO) : dc 결합된 입력과 전압측정 가능한 것4. 실험과정1. 시프트 레지스터그림 10-1의 회로를 Altera MAX_ plus program을 이용하여 구현하시오. 여기 ... 서 CRL (clear)과 PR(preset) 단자들은 논리 1값을 갖게 하고, 직렬 데이터는 모두 0을 갖게 하시오.펄스 발생기를 단일 펄스가 발생되도록 세팅하시오(여기서는 단일펄스
    Non-Ai HUMAN
    | 리포트 | 14페이지 | 1,000원 | 등록일 2010.12.05
    다운로드 장바구니
  • 자료 표지
    VHDL를 활용한 EE ATM 설계하기
    EE ATM- 디지털논리회로실험 프로젝트 최종 보고서 ?2012 . 12. 038 조성 명신준식, 공경보소 속전자공학과학 년2학년학 번20091522, 20091468담 당 교 ... 이 만들어지려면 전자공학의 디지털 논리 설계가 꼭 들어가야 하는데, 이는 시스템 설계에 매우 중요한 부분을 차지한다. 그래서 우리는 무인시스템에 디지털 논리설계를 인용해 보고자 ATM ... (Automatic Teller Machine)을 설계하고자 한다. 이를 통해 디지털 회로 설계의 실생활에서의 활용을 경험해보고 개선사항을 제시함으로써 한 단계 더 발전한 ATM
    Non-Ai HUMAN
    | 리포트 | 20페이지 | 2,000원 | 등록일 2013.08.11
    다운로드 장바구니
  • 자료 표지
    vhdl을 이용한 FPGA 킷에서의 디지털 시계 구현
    1. PurposeXilinx 소프트웨어를 이용하여 디지털 시계의 소스코드를 작성한 후, FPGA Kit에 적용하여 실제로 시간이 표시되는지 여부를 확인한다.2. Problem ... you solve the problem.Xilinx Pace 메뉴를 사용하여 주어진 pin을 매칭시키고, Configure Device메뉴를 이용하여 FPGA킷에 프로그래밍 할 ... - FPGA킷과 연계* pin할당 캡쳐화면* 다른 부분은 집에서 해보니 cable check 오류메시지가 떠서 캡쳐 하지 못하였습니다.------------------------
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 3,000원 | 등록일 2009.11.12
    다운로드 장바구니
  • 자료 표지
    회로이론 - FPGA 조사
    하지 않고 변환 툴을 사용하여 설계입력 데이터를 그대로 사용할 수가 있다.3. 논리 최적화 (logic optimization)설계된 회로를 FPGA로 구현하기 위해서는 FPGA ... FPGA (Field-programmable gate array)? ASIC (Application Specific IC)직접회로는 범용(Standard) IC와 ASIC의 두 ... . 초기 설계 입력 (initial design entry)초기 입력은 schematic capture tool을 사용하여 논리 회로를 입력한다. 이것은 회로 블록을 연결하기 위한
    Non-Ai HUMAN
    | 리포트 | 12페이지 | 2,000원 | 등록일 2009.03.25 | 수정일 2019.04.12
    다운로드 장바구니
  • 자료 표지
    ASIC(Application Specific Integrated Circuit)
    에 제한그 크기가 좌우된다. 반면에 Gate Array의 경우는 기본 논리소자가 NAND와 NOR로 되어 있기 때문에 일반 논리 회로의 경우는 Gate Array의경우가 FPGA ... 보다 반도체 회로 크기가 약 70 정도 작아지게 된다. 그리고 FPGA나 EPLD는 반도체에 대한 회로의 집적율이 약 40 를 넘지 못하는 반면에 Gate Array의 경우는 60 정도 ... 를 가져올 수 있어 이로 인한 속도를 더 높일 수 있다.그리고 결정적인 원인은 반도체 내부 개개의 논리 소자 속도가 Gate Array와Standard Cell이 FPGA나 EPLD
    Non-Ai HUMAN
    | 리포트 | 8페이지 | 무료 | 등록일 2009.07.18 | 수정일 2018.11.24
    다운로드 장바구니
  • 콘크리트 마켓 시사회
  • 전문가요청 배너
해캠 AI 챗봇과 대화하기
챗봇으로 간편하게 상담해보세요.
2025년 11월 27일 목요일
AI 챗봇
안녕하세요. 해피캠퍼스 AI 챗봇입니다. 무엇이 궁금하신가요?
1:49 오전
문서 초안을 생성해주는 EasyAI
안녕하세요 해피캠퍼스의 20년의 운영 노하우를 이용하여 당신만의 초안을 만들어주는 EasyAI 입니다.
저는 아래와 같이 작업을 도와드립니다.
- 주제만 입력하면 AI가 방대한 정보를 재가공하여, 최적의 목차와 내용을 자동으로 만들어 드립니다.
- 장문의 콘텐츠를 쉽고 빠르게 작성해 드립니다.
- 스토어에서 무료 이용권를 계정별로 1회 발급 받을 수 있습니다. 지금 바로 체험해 보세요!
이런 주제들을 입력해 보세요.
- 유아에게 적합한 문학작품의 기준과 특성
- 한국인의 가치관 중에서 정신적 가치관을 이루는 것들을 문화적 문법으로 정리하고, 현대한국사회에서 일어나는 사건과 사고를 비교하여 자신의 의견으로 기술하세요
- 작별인사 독후감
“EasyAI 가 작성한 문서 초안은 완벽하지 않을 수 있습니다"
EasyAI 이동하기