"논리회로 FPGA"의 검색결과 입니다.

기간
- 전체
- 3개월
- 6개월
- 1년
- 2년
- 3년
- 5년
직접입력

적용
연관순
- 연관순
- 최신순
영역
- 전체
- 제목
- 본문
- 태그
페이지 수
- 전체페이지
- 1 페이지 ~ 5 페이지
- 6 페이지 ~ 10 페이지
- 직접입력 페이지 ~ 페이지 적용
확장자
- 전체
- 한글
- PDF
- MS워드
- MS엑셀
- MS파워포인트
- 압축파일
- 기타
할인자료 보기

연관검색어

FPGA 사칙연산 fpga 프로젝트 전전설2 FPGA FPGA 게임 vivado 논리회로설계실험

판매자 표지는 다운로드시 포함되지 않습니다.

"논리회로 FPGA" 검색결과 281-300 / 384건

서강대학교 디지털논리회로실험 8주차결과

디지털논리회로실험실험8. Multiplier Design담당교수 : 김 영 록제 출 일 : 2013. 11. 12.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... 는 Shift register이다. FPGA로 하는 실험이지만 가능한 한 TTL로 구현할 수 있게끔 하기 위하여 74194소자를 사용하였다. Clock과 Control signal ... 를 이용하여 구현할 수 있고, add기능은 ALU를 통해 간단히 선택해줄 수 있다. 회로에서는 Multiplicand에 들어온 값이 multiplier와 자리수에 맞추어 하나씩 더해지

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
논리회로실험 - 제 5장 ALU 코드를 KIT에 올리는 실험 결과보고서

과 목 : 논리회로설계과 제 명 : 결과보고서 5담당교수 : 김종태학 과 : 전기전자공학부학 년 : 3학 번 :이 름 :제 출 일 : 2013 / 5 / 81 ... 이론으로가 아니라 실제로 이 회로가 돌아가는지를 확인해보는 실험이다.2. Design(1)어떠한 회로를 설계할 것인가 1)1)ALU-4bit State(상태) 별 동작-ALU ... 의 동작방법1. S0~S3의 선택에 따라 입력 데이터 A, B, Cin의 연산이 결정된다.2. S3값에 따라 산술연산을 할 것인지 논리연산을 할 것인지 결정하게 된다.3. S0~S2

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,000원 | 등록일 2014.08.15

다운로드 장바구니
실험2 제02주 Lab01 Post Logic Circuit(XOR,OR,AND,FA,HA)

하고 TTL, ASIC, FPGA 등의 소자를 이용하여 여러 가지 다양한 논리 회로(OR gate, XOR gate, 반가산기, 전가산기)를 구현할 수 있다. 이 때, Signal ... .더하여 합과 Carrybit을 산출Carrybit을 포함하여 Input과 더하는 논리회로2. Result of this Labs1) Measured data and ... 와 회로를 설계하고 제작한다면 오차가 발생할 여지는 없다고 생각한다. 이러한 논리회로를 설계하고 제작하여 확인하는 실험에 바탕으로 쓰인 이론은 metal oxide s

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
논리회로실험) Register / Shift register 결과

한다.[ 표 ] Register 회로 DE2-115 FPGA 입 / 출력 포트Signal NameNodeFPGA Pin noSignal NameNodeFPGA Pin noSW[0 ... 시행하였다.① Register 회로- 첫 번 째 실험은 Register 회로를 스키매틱으로 직접 구현하고, 이를 DE2-115 FPGA에 입력/출력 포트를 연결하여 입력에 대한 ... 과 같이 Register는 Flipflop을 연결한 조합논리회로이므로, Flipflop의 특성인 clk에 관여하는 모습을 보이고 있었다. Clock 인가는 Edge trigger

Non-Ai HUMAN
| 리포트 | 11페이지 | 2,000원 | 등록일 2014.01.06

다운로드 장바구니
[11주차] LCD

과 목 : 논리회로설계실험과 제 명 : Digital Clock 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 : 3학년이 름 :제 출 일 :논리회로설계실험 - 7차 ... 에 대해 충분히 숙지한다. FPGA 검증기 내부의 LCD module을 이용하여 필요한 변수를 pin에 할당한 뒤, Character Generator ROM(CGROM)에 의해 ... 하고 microcontroller 나 FPGA로 인터페이스 하기 좋은 장치이다. 전압을 가하면 빛을 반사하는 액정의 광학적 성질을 이용하여 숫자, 문자 등을 표시하는 전자장치이다.그림 , 1line x

Non-Ai HUMAN
| 리포트 | 10페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
전전컴설계실험2-4주차결과

Lab(1)Half Adder2진 신호(0,1)에 대하여 2개의 입력과 2개의 출력을 가지고 출력 신호가 입력 신호에 대하여 합(S)과 자리 올림 수(C)를 산출하는 논리 회로이 ... 다.입력 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있다.프로그램이 가능한 내부선 계층구조 ... 는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일 칩 프로그래밍가능 BreadBoard 처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후에 소비자/설계자

Non-Ai HUMAN
| 리포트 | 15페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
판매자 표지

[FPGA설계] FPGA와 CPLD

고 있다.응용회로는 적합한 자원을 가지는 FPGA를 반드시 매핑해야한다.일반적인 FPGA의 논리 블록은 아래에 보이는 것처럼 4개의 입력 룩업 테이블(lookup table)과 플 ... FPGA와 CPLD1. FPGA(1) FPGA란?FPGA(field programmable gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리요소 ... 하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소

Non-Ai HUMAN
| 리포트 | 6페이지 | 1,500원 | 등록일 2012.06.18

다운로드 장바구니
서강대학교 디지털논리회로실험 6주차결과

디지털논리회로실험실험6.Flip-flops and ShiftRegisters담당교수 : 김 영 록제 출 일 : 2013. 10. 29 (화)학 과 : 전자공학과성 명 ... , JK flip-flop의 동작원리를 이해한다.3) Shift register의 동작원리를 이해한다.2. 실험 결과1. SR latch의 회로를 TTL로 구현하고 입력값을 조작하여 그 ... S/W와 달리 안정된 신호를 주지 못한다. 이 때문에 latch에서 Oscillate 가 발생 할 수 도 있다.2. Gated D latch의 회로를 TTL로 구현하고 그 동작

Non-Ai HUMAN
| 리포트 | 5페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
FPGA를 이용한 디지털 시스템 설계(인하대) MUX, Decoder, Comparator 보고서

하는 것이다.MUX는 Multiplexer의 줄임말로 선택 입력신호에 의해 여러 개의 입력 중에서 하나를 선택하여 출력하는 논리회로이다. 다중 입력 데이터를 단일 출력하므로 데이터 ... 코드는 2n개의 다른 정보들을 표현할 수 있다.따라서 일반적으로 n-bit 입력코드를 m-bit 출력 코드로 변환하는 조합 논리회로를 n-to-m decoder라 하고 입력과 출력 ... Binary decoder의 진리표와 논리회로를 나타내면 다음과 같다.출력회로는 출력bit와 동일한 개수의 AND게이트를 사용하여 각 minterm함수를 구현함으로써 만들 수 있

Non-Ai HUMAN
| 리포트 | 18페이지 | 2,000원 | 등록일 2014.11.26 | 수정일 2015.09.30

다운로드 장바구니
전전컴실험Ⅱ 06반 제03주 Lab#02 [『HBE-ComboⅡ-SE』, 『Xilinx ISE』] 결과 보고서

를 추가하는 저가형( Hyperlink "http://ko.wikipedia.org/w/index.php?title=%EC%8A%A4%ED%94%84%ED%83%84_(FPGA) ... &action=edit&redlink=1" \o "스프탄 (FPGA) (없는 문서)" 스파탄)과, 고성능 (버텍스) 응용산업용 소자군을 제공한다.(나) 스파탄-3이중 우리가 실험에서 사용 ... 와 직병렬화 장치를 사용할 수 없다.스파탄 3 세대 (90nm)논리셀설명스파탄-31700 ~ 75 000고성능과 많은 핀이 요구되는 응용에 사용스파탄-3A1500 ~ 25 000입

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2013.09.09 | 수정일 2013.09.15

다운로드 장바구니
[12주차] Calulator

과 목 : 논리회로설계실험과 제 명 : 계산기 설계담당교수 : 정일섭 교수님학 과 : 전자전기공학과학 년 :이 름 :제 출 일 :논리회로설계실험 - 계산기 설계 과제7조 ( 유광 ... _display isPort ( FPGA_RSTB : in STD_LOGIC;CLK : in STD_LOGIC;LCD_A : out STD_LOGIC_VECTOR (1 downto 0 ... Behavioral of LCD_display iscomponent LCD_testport( FPGA_RSTB: IN std_logic;CLK : IN std_logic;LCD_A

Non-Ai HUMAN
| 리포트 | 20페이지 | 2,000원 | 등록일 2012.06.30

다운로드 장바구니
예비보고서-Exp 8. Co-Simulation & Co-Emulation Using FPGA

하는 핵심 기능을 포함한다.설계자 의도를 반영해 회로를 설계하는 논리회로형 반도체(FPGA:field-programmable gate array)에 비해 값은 싸지만 상품화하는 데 오랜 ... 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소도 포함하고 있 ... 다.프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후

Non-Ai HUMAN
| 리포트 | 6페이지 | 2,000원 | 등록일 2010.10.09

다운로드 장바구니
실험2 제04주 Lab02 Pre 4 Bit Full Adder

은 HBE-Combo Ⅱ-SE의 Board에 TTL을 이용하여 직접 논리 회로를 구현하는 실험이었다. 하지만 이번 실험은 Xilinx ISE를 통해 Program한 회로를 입력시켜주 ... adder(1-bit)Half adderFull adder(1-bit)두 Input값을 더하여 Sum과 Carrybit을 산출Carrybit을 포함하여 Input과 더하는 논리 ... 회로4-bit Full adder1-bit Full adder 4개를 이어 만든 회로이며 A[3:0], B[3:0]의 4-bit 수를 더하는 회로로써 처음 Cin은 ‘0’의 값을 갖

Non-Ai HUMAN
| 리포트 | 9페이지 | 1,500원 | 등록일 2014.03.11 | 수정일 2014.03.17

다운로드 장바구니
전전컴설계실험2-6주차결과

을 이용해 감산논리회로를 코드로 구현하고, FPGA모듈에 프로그래밍하여, 시뮬레이션과 하드웨어 장비동작으로 검증해본다. 그리고 Comparator의 개념과 구현방법을 이해하여 1-bit ... 감산기를 구현하는 것이다. 1-bit 감산기에서 감산연산은 피감수비트의 반전비트와 감수비트의 가산연산으로서 작용이 포함되어 있기 때문에 감산논리회로는 가산논리회로를 포함하고 있 ... 한다.-감산기 논리 회로-감산지 진리표XYZ(B in)DB(B out)0*************10110110010101001100011111-비교기두 수의 대소를 살피는 회로

Non-Ai HUMAN
| 리포트 | 17페이지 | 1,500원 | 등록일 2014.03.28 | 수정일 2014.04.15

다운로드 장바구니
특허무효 법과공학 리포트

)의 'MAX+PLUS Ⅱ의 FPGA 디자인 툴로 사용자가 설계한 회로를 입력받는 설계회로 입력수단', '입력받은 TTL 레벨 및 디지털 논리회로를 실제회로로 구성한 것과 같은 역할을 수행 ... 은 대학에서 디지털을 배우는 자가 MAX+PLUS II라는 FPGA 디자인 툴을 통해 쉽게 디지털 회로설계방법을 습득할 수 있도록 하는 장치를 제공하기 위한 것으로서 설계한 회로 ... 법과공학 리포트1. 제목● ‘디지털 회로설계 트레이닝 키트‘ 특허무효2. 주제선정이유● 본인이 전공하고 있는 전자공학의 한 부분이자 실험시간에 사용하는 기구인 ‘디지털 회로설계

Non-Ai HUMAN
| 리포트 | 4페이지 | 1,500원 | 등록일 2013.02.25

다운로드 장바구니
FPGA의 구조와 동작에 대한 리포트

의 배열이 FPGA를 이루고 있다.- Flip-flopflip-flop은 Sequential Logic(순서논리) 회로에서 현재의 출력상태를 저장할 때 사용되는 기억소자(Memory ... FPGA의 구조와 동작1. FPGA란?FPGA의 구조와 동작을 알아보기 이전에 간단하게 FPGA가 무엇인지 조사해보았다. FPGA(Field Programmable Gate ... Array)는 사용자가 원하는 digital logic을 programming(혹은 configuration)통해 구현할 수 있는 chip이다. FPGA 설계 방법은 FPGA 회사

Non-Ai HUMAN
| 리포트 | 8페이지 | 1,500원 | 등록일 2011.07.02

다운로드 장바구니
논리회로실험 설계 보고서

1 논리회로실험설계과제·REPORT전자공학도의 윤리 강령 (IEEE Code of Ethics)`(출처: http://www.ieee.org)나는 전자공학도로서, 전자공학이 전 ... 윤리 헌장을 준수하도록 지원한다.위 IEEE 윤리헌장 정신에 입각하여 report를 작성하였음을 서약합니다.학 부: 전자공학부제출일: 2012. 12. 17과목명: 논리회로실험 설계 ... . FPGA board에 설계한 코드를 load한 후 회로로 구현하여 곱셈기의 동작을 눈으로 확인하여 본다.vhdl에 대한 기본적인 설명- HDL은 Text editor, Compiler

Non-Ai HUMAN
| 리포트 | 24페이지 | 4,000원 | 등록일 2013.11.25 | 수정일 2013.11.28

다운로드 장바구니
서강대학교 디지털논리회로실험 4주차결과

디지털논리회로실험실험4. Mux, Demux, Comparator담당교수 : 김 영 록제 출 일 : 2013. 10. 08.(화)학 과 : 전자공학과성 명 :1. 실험 제목 ... gates앞서 A=B의 경우와 마찬가지로, 최적화를 시킨 회로이다. Bubble shift를 통해 같은 Function을 하도록 구현하였다. (A>B)의 경우는 FPGA ... 한 회로Tri-state buffer를 CMOS로 구현하면 Input과 Enable 단자가 NAND와 NOR gate를 통해서 PMOS, NMOS gate에 입력으로 들어가게 된다

Non-Ai HUMAN
| 리포트 | 9페이지 | 2,000원 | 등록일 2014.01.02

다운로드 장바구니
[디지털논리회로] 프로젝트 - 고속 동작 덧셈기 설계

디지털회로설계프로젝트 #21. 제목- 고속 동작 덧셈기 설계2. 설계 목적- 고속 동작 덧셈기의 설계를 통해 덧셈 과정에 있어서 carry의 역할을 이해하고 carry 처리 방법 ... 기는 32-비트의 입력과 출력을 가지도록 한다.2) 설계 내용- VHDL 언어를 사용하여 설계한다. 이 때 각 논리 게이트는 특정한 지연시간을 가지도록 설계한다.- 32-비트 입력 ... 에서는 VHDL 코드 상의 지연시간이 아닌 target FPGA의 지연시간으로 시뮬레이션되므로 두 덧셈기에 대해서 같은 시뮬레이터를 사용한다.)4. 설계 과정덧셈기를 구현하기 위한 수학적 이론

Non-Ai HUMAN
| 리포트 | 19페이지 | 1,000원 | 등록일 2014.05.06

다운로드 장바구니
스톱워치(stop watch) 설계 프로젝트

1. 설계 목표: FPGA를 사용하여 스톱워치를 설계한다.- 입력 : start/stop, rap/reset 버튼 2개로 구성- 출력 : 7segment 5개를 사용하여 분, 초 ... . 설계 제안Clockstart/ stopreset/ lapLatchMUX7segment7segmentVccsecond/ 10secondminute1) FPGA 내부에서 클럭

Non-Ai HUMAN
| 리포트 | 7페이지 | 5,000원 | 등록일 2013.12.26 | 수정일 2020.12.14

다운로드 장바구니

이전10개 10 11 12 13 141516 17 18 19 다음10개

파워링크

신청하기